| 講演名 | 1999/7/22 A Hardware Cost Estimation Method For Design Reuse , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | In this paper, we describe a hardware cost estimation methodology for designs with hard IPs, soft IPs, and gate-level netlists. It is based on a hierarchical floorplanning method which uses a hierarchical partitioning and placement improvement by using the region refinement algorithm. If the given circuit has large soft IPs, we partition them for efficient and flexible floorplanning. At each level of the hierarchy, routing area estimation is performed. Experimental results show that our estimation method is promising. |
| キーワード(和) | |
| キーワード(英) | Intellectual Property / design reuse / cost estimation / partitioning / floorplanning |
| 資料番号 | ICD99-69 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1999/7/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Hardware Cost Estimation Method For Design Reuse |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Intellectual Property |
| 第 1 著者 氏名（和/英） | / Wonjong Kim |
| 第 1 著者 所属（和/英） | School of Electrical Engineering & Computer Science, Hanyang University |
| 発表年月日 | 1999/7/22 |
| 資料番号 | ICD99-69 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 233 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |