| 講演名 | 1999/5/27 混載DRAM用アクセスオプティマイザの提案 三浦 誓士, 鮎川 一重, 戸田 誠, 渡部 隆夫, 岩村 哲哉, 星 浩一, 佐藤 潤, 柳沢 一正, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 将来の混載DRAMの課題は「CPU-DRAM間のデータ転送の高速化」と「アクセス競合によるチップパフォーマンス劣化の防止」である。これらの課題を解決するオンチップDRAMインターフェース回路としてアクセスオプティマイザを提案した。ベンチマークプログラムを用いて性能評価を行った結果、CPU-DRAM 間のデータ転送を30%高速化して、チップパフォーマンスを39%向上できることがわかった。提案したアクセスオプティマイザと8MbitのDRAMマクロを混載したテストチップを試作した。 |
| 抄録(英) | Embedded DRAMs will be faced new walls in the future. The first one is the on Chip CPU-DRAM bottleneck. And the second one is the access conflict between DRAM masters. We propose an "access optimizer", an interface module for embedded DRAMs, to overcome these walls. The benchmark analysis shows that the acccess optimizer reduces the L1 cache fill latency by 30% and the chip performance with access conflict by 39%". Test chip, integrated the access optimizer and an 8Mbit DRAM macro, was fabricated. |
| キーワード(和) | 混載DRAM / オンチップDRAMインターフェース / DRAMマクロ / アクセス競合 |
| キーワード(英) | embedded DRAMs / embedded DRAM interface module / DRAM macro / access conflict |
| 資料番号 | ICD99-23 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1999/5/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 混載DRAM用アクセスオプティマイザの提案 |
| サブタイトル（和） | |
| タイトル（英） | Access optimizer for embedded DRAMs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 混載DRAM / embedded DRAMs |
| キーワード(2)（和/英） | オンチップDRAMインターフェース / embedded DRAM interface module |
| キーワード(3)（和/英） | DRAMマクロ / DRAM macro |
| キーワード(4)（和/英） | アクセス競合 / access conflict |
| 第 1 著者 氏名（和/英） | 三浦 誓士 / Seiji Miura |
| 第 1 著者 所属（和/英） | (株)日立製作所 中央研究所 Central Research Lab., Hitachi, Ltd |
| 第 2 著者 氏名（和/英） | 鮎川 一重 / Kazushige Ayukawa |
| 第 2 著者 所属（和/英） | (株)日立製作所 中央研究所 Central Research Lab., Hitachi, Ltd |
| 第 3 著者 氏名（和/英） | 戸田 誠 / Makoto Toda |
| 第 3 著者 所属（和/英） | (株)日立製作所 中央研究所 Central Research Lab., Hitachi, Ltd |
| 第 4 著者 氏名（和/英） | 渡部 隆夫 / Takao Watanabe |
| 第 4 著者 所属（和/英） | (株)日立製作所 中央研究所 Central Research Lab., Hitachi, Ltd |
| 第 5 著者 氏名（和/英） | 岩村 哲哉 / Tetsuya Iwamura |
| 第 5 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems co. Ltd |
| 第 6 著者 氏名（和/英） | 星 浩一 / Kouichi Hoshi |
| 第 6 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems co. Ltd |
| 第 7 著者 氏名（和/英） | 佐藤 潤 / Jun Sato |
| 第 7 著者 所属（和/英） | (株)日立製作所 半導体事業本部 Semiconductor & Integrated Circuit Div., Hitachi, Ltd |
| 第 8 著者 氏名（和/英） | 柳沢 一正 / Kazumasa Yanagisawa |
| 第 8 著者 所属（和/英） | (株)日立製作所 半導体事業本部 Semiconductor & Integrated Circuit Div., Hitachi, Ltd |
| 発表年月日 | 1999/5/27 |
| 資料番号 | ICD99-23 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 93 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |