| 講演名 | 1999/5/27 フレキシブルマッピングリダンダンシ技術とアディショナルリフレッシュ方式を採用した1.6GByte/s 72Mb DRAM 伊藤 洋, 高瀬 覚, 串山 夏樹, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 非独立16バンク構成、ダイレクトラムバスインターフェースを用いたバンド幅1.6GByte/sの72Mb DRAMを開発した。スペアエレメントとヒューズセットの対応を全く独立にするマルチバンク構成のDRAMに適したフレキシブルマッピングリダンダンシ技術を採用することによって、従来のリダンダンシ方式を用いるの比べ、13%のチップ面積の削減が実現できた。また、リフレッシュ周期を長くし、データ保持能力の弱いセルだけを付加的にリフレッシュするアディショナルリフレッシュ方式を用いることによって、0.6%のチップ面積増でリフレッシュ電流を約1/4まで低減できた。 |
| 抄録(英) | This paper describes the two circuit technologies adopted for a 1,6GByte/s 72Mb Direct RDRAM with 16 independent bank architecture. "Flexible Mapping Redundancy Technique" suits for multi-bank, multi-bit memory, because flexible relationship between spare element and fuse-set allows to reduce the number of fuse-set. This achieved 13% smaller chip size for the DRAM with 16 banks than the conventional 1-to-1 redundancy. Also, it is introduced "Additional Refresh Scheme" which use longer refresh period and add the refresh operation only for weak cells. With this scheme, the refresh current of the DRAM is reduced to about 1/4 with 0.6% area penalty. |
| キーワード(和) | DRAM / マルチバンク / リダンダンシ / リフレッシュ |
| キーワード(英) | DRAM / multi bank / redundancy / refresh |
| 資料番号 | ICD99-20 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1999/5/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フレキシブルマッピングリダンダンシ技術とアディショナルリフレッシュ方式を採用した1.6GByte/s 72Mb DRAM |
| サブタイトル（和） | |
| タイトル（英） | A 1.6 GByte/s DRAM with Flexible Mapping Redundancy Technique and Additional Refresh Scheme |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DRAM / DRAM |
| キーワード(2)（和/英） | マルチバンク / multi bank |
| キーワード(3)（和/英） | リダンダンシ / redundancy |
| キーワード(4)（和/英） | リフレッシュ / refresh |
| 第 1 著者 氏名（和/英） | 伊藤 洋 / Hiroshi Ito |
| 第 1 著者 所属（和/英） | (株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所 Microelectronics Engineering Laboratory, Toshiba Semiconductor Company |
| 第 2 著者 氏名（和/英） | 高瀬 覚 / Satoru Takase |
| 第 2 著者 所属（和/英） | (株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所 Microelectronics Engineering Laboratory, Toshiba Semiconductor Company |
| 第 3 著者 氏名（和/英） | 串山 夏樹 / Natsuki Kushiyama |
| 第 3 著者 所属（和/英） | (株)東芝セミコンダクター社 マイクロエレクトロニクス技術研究所 Microelectronics Engineering Laboratory, Toshiba Semiconductor Company |
| 発表年月日 | 1999/5/27 |
| 資料番号 | ICD99-20 |
| 巻番号（vol） | vol.99 |
| 号番号（no） | 93 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |