| 講演名 | 1994/6/23 12ビット,1MHz,低消費電力1mW CMOS A/Dコンバータ 佐藤 項一, 辻 和宏, 佐保田 昌之, 飯田 哲也, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 12bitで1MHz変換速度にして低消費電力(1mW)のADCを開発した。このADCは次のような特徴をもつ。DACを低抗分圧型と容量による電荷再分配方式の二つを併用し、面積と変換時間との見積りによって最適なビット配分を行い、低抗分圧型に10bit,容量型のほうに2bitの配分で最終的に決定し、高速化を実現した。また、アナログスイッチの寄生容量やデータ線の配線容量などの寄生容量は比較中、低抗列そのものに対して無視できない負荷となり、セトリング時間に大きな影響を与える。そこで従来のデコード方法を改良し、これらの負荷を軽減した。さらに、バイアス回路によってコンパレータの電流を制御し,ローパワー化した。 |
| 抄録(英) | Recently in many application fields such as wireless communication,high-resolution and high-speed A, D converter with low power consumption has been strongly demanded. A new successive-approximation A, D converter is described.New Interpolated C-R DAC,new R-string-steering decoder and Constant- current comparator have been applied in the A/D converter.By adopting these approaches,high-resolution(12bit accuracy)and high- speed(I MHz conversion speed)with low power consumption(1mW)has been realized. The chip has been fabricated by double metal and double polysilicon 0.8um CMOS process.And the die size is 2.4 x 1.7mm^2. |
| キーワード(和) | A/Dコンバータ / D/Aコンバータ / 低消費電力 / 寄生容量 / コンパレータ |
| キーワード(英) | ADC / DAC / successive approximation / low power consumption |
| 資料番号 | ICD94-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1994/6/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 12ビット,1MHz,低消費電力1mW CMOS A/Dコンバータ |
| サブタイトル（和） | |
| タイトル（英） | A 12 bit 1MHz ADC With 1mW Power Consumption |
| サブタイトル（和） | |
| キーワード(1)（和/英） | A/Dコンバータ / ADC |
| キーワード(2)（和/英） | D/Aコンバータ / DAC |
| キーワード(3)（和/英） | 低消費電力 / successive approximation |
| キーワード(4)（和/英） | 寄生容量 / low power consumption |
| キーワード(5)（和/英） | コンパレータ |
| 第 1 著者 氏名（和/英） | 佐藤 項一 / Koichi Sato |
| 第 1 著者 所属（和/英） | 東芝半導体システム技術センター Toshiba Semiconductor System Engineering Center |
| 第 2 著者 氏名（和/英） | 辻 和宏 / Kazuhiro Tsuji |
| 第 2 著者 所属（和/英） | 東芝半導体システム技術センター Toshiba Semiconductor System Engineering Center |
| 第 3 著者 氏名（和/英） | 佐保田 昌之 / Masayuki Sahoda |
| 第 3 著者 所属（和/英） | 東芝半導体システム技術センター Toshiba Semiconductor System Engineering Center |
| 第 4 著者 氏名（和/英） | 飯田 哲也 / Tetsuya Iida |
| 第 4 著者 所属（和/英） | 東芝半導体システム技術センター Toshiba Semiconductor System Engineering Center |
| 発表年月日 | 1994/6/23 |
| 資料番号 | ICD94-46 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 124 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |