講演名 | 1994/10/20 MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術 水野 正之, 山品 正勝, 古田 浩一朗, 井倉 裕之, 安彦 仁, 岡部 一弘, 小野 篤樹, 山田 八郎, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 従来、低電源電圧でGHzを超えるような動作周波数のLSIを設する場合、MOSトランジスタのしきい値電圧等のデバイスばらつきや、電源電圧、温度等の動作環境変化で生ずる回路遅延のばらつきやクロックスキューを厳密に考慮する必要が生じ、LSIの設計を困難にするばかりか、過度のマージンをとった設計を余儀なくされていた。今回、開発したアダプティブパイプライン(APL)技術を用いれば、デバイスばらつきや動作環境変化で生ずる回路遅延のばらつき、およびクロックスキューを回路的に自動的に補償して所望の動作周波数で動作するため、LSI製造上の歩留まりが向上するばかりか、そのデバイステクノロジーを最大限活用することができる。0.4μm MOS、電源電圧1.6V、動作周波数1GHzのAPL技術を適用した64ビット加算器の動作をSPICEシミュレーションで確認した。 |
抄録(英) | This paper will describe an adaptive pipeline (APL) technique which avoids the necessity of including as design factors either device-parameter deviations or operating-environment variation,and which automatically compensates for clock skew.In addition,the APL technique is able to eliminate excessive power dissipation.A 0.4μm MOS 1.6V 64bit double-pipeline adder using the APL technique was designed and verified with SPICE simulation to operate at 1GHz with 20% clock skew.That power dissipation was reduced to about 60% of the CMOS adder. |
キーワード(和) | デバイスばらつき / 動作環境変化 / クロックスキュー / パイプライン / 電流モード回 路 |
キーワード(英) | device-parameter deviation / operating-environment variation / clock skew / pipeline / current-mode logic |
資料番号 | ICD94-122,DSP94-78 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1994/10/20(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術 |
サブタイトル(和) | |
タイトル(英) | An Adaptive Pipeline Technique Compensating for Device-Parameter Deviations,Operation-Environment Variation and Clock Skew Using MOS Current-Mode Logic |
サブタイトル(和) | |
キーワード(1)(和/英) | デバイスばらつき / device-parameter deviation |
キーワード(2)(和/英) | 動作環境変化 / operating-environment variation |
キーワード(3)(和/英) | クロックスキュー / clock skew |
キーワード(4)(和/英) | パイプライン / pipeline |
キーワード(5)(和/英) | 電流モード回 路 / current-mode logic |
第 1 著者 氏名(和/英) | 水野 正之 / Masayuki Mizuno |
第 1 著者 所属(和/英) | NECマイクロエレクトロニクス研究所 Microelectronics Research Laboratories,NEC Corporation |
第 2 著者 氏名(和/英) | 山品 正勝 / Masakazu Yamashina |
第 2 著者 所属(和/英) | NECマイクロエレクトロニクス研究所 Microelectronics Research Laboratories,NEC Corporation |
第 3 著者 氏名(和/英) | 古田 浩一朗 / Koichiro Furuta |
第 3 著者 所属(和/英) | NECマイクロエレクトロニクス研究所 Microelectronics Research Laboratories,NEC Corporation |
第 4 著者 氏名(和/英) | 井倉 裕之 / Hiroyuki Igura |
第 4 著者 所属(和/英) | NECマイクロエレクトロニクス研究所 Microelectronics Research Laboratories,NEC Corporation |
第 5 著者 氏名(和/英) | 安彦 仁 / Hitoshi Abiko |
第 5 著者 所属(和/英) | NEC ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC Corporation |
第 6 著者 氏名(和/英) | 岡部 一弘 / Kazuhiro Okabe |
第 6 著者 所属(和/英) | NEC ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC Corporation |
第 7 著者 氏名(和/英) | 小野 篤樹 / Atsuki Ono |
第 7 著者 所属(和/英) | NEC ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC Corporation |
第 8 著者 氏名(和/英) | 山田 八郎 / Hachiro Yamada |
第 8 著者 所属(和/英) | NECマイクロエレクトロニクス研究所 Microelectronics Research Laboratories,NEC Corporation |
発表年月日 | 1994/10/20 |
資料番号 | ICD94-122,DSP94-78 |
巻番号(vol) | vol.94 |
号番号(no) | 287 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |