| 講演名 | 1994/9/22 速度・面積のトレードオフが可能なアレイ型乗算器のアーキテクチャ 田丸 啓吉, 品川 正行, Islam Farhad F., |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高速乗算回路の最も基本的なアーキテクチャは、ツリー型とアレイ型に分類される。アレイ型は動作速度の点でツリー型に劣るが、規則的な構造がLSI化に適するため、多くの高速化手法の研究が行われてきた。アーキテクチャ上の高速化手法として、筆者らは一般的な分割アレイ構成を考え、信号の伝搬に着目して多重波面型構成を提案した。本論文は従来の構成を改良した、より高速の改良多重波面型乗算回路を提案している。この構成では部分積加算の基本ユニットを階層的に配置して、基本ユニット出力を並列的に加算するようにした。このため以前の構成に比べ数十%の高速化が実現できると同時に、構成の柔軟性が増し、将来の自動設計において最適性能の乗算器を生成する手法を提供することが可能になった。 |
| 抄録(英) | Basic architecture of a high speed LSI multiplier is classified into two types:tree type and array type.When compared with a traditional Wallace tree multiplier an array type multiplier has lower speed but regular structure.As an architectural methodto make array multiplier speed up,the multiple computation wave fronts configuration was proposed.In this paper,we investigate the speed improvement of this configuration considering the hierchical structure of basic units and discuss on the characteristics of area-time(latency)complexity of the improved multiplier.This new configuration shows up to 70% improvement in speed. |
| キーワード(和) | 2進数乗算 / 乗算器 / アレイ型乗算器 / 多重波面型構成 / VLSIアーキテクチャ |
| キーワード(英) | binary multiplication / Multiplier / array type multiplier / multiple computational wave fronts configuration / VLSI architecture |
| 資料番号 | ICD94-115 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1994/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 速度・面積のトレードオフが可能なアレイ型乗算器のアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | New Architecture of the Array Multiplier Realizing Optimum Speed- Area Tradeoff |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 2進数乗算 / binary multiplication |
| キーワード(2)（和/英） | 乗算器 / Multiplier |
| キーワード(3)（和/英） | アレイ型乗算器 / array type multiplier |
| キーワード(4)（和/英） | 多重波面型構成 / multiple computational wave fronts configuration |
| キーワード(5)（和/英） | VLSIアーキテクチャ / VLSI architecture |
| 第 1 著者 氏名（和/英） | 田丸 啓吉 / Keikichi Tamaru |
| 第 1 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics,Faculty of Engineering,Kyoto University |
| 第 2 著者 氏名（和/英） | 品川 正行 / Masayuki Shinagawa |
| 第 2 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics,Faculty of Engineering,Kyoto University |
| 第 3 著者 氏名（和/英） | Islam Farhad F. / Farhad F. Islam |
| 第 3 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics,Faculty of Engineering,Kyoto University |
| 発表年月日 | 1994/9/22 |
| 資料番号 | ICD94-115 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 244 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |