| 講演名 | 1994/9/22 モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム 吉田 佳久, 相原 玲二, 島谷 民夫, 黒石 範彦, 河田 哲郎, 宮川 宣明, 小柳 光正, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | モンテカルロ法によるデバイスシミュレーションはデバイス中のキャリアを粒子として捉え、非平衡な物理現象を扱うことができる。しかし、モンテカルロ法は確率的現象の統計平均をとるため統計誤差を少なくしようとすると、要求される精度をn倍にあるにはn^2のサンプルが必要となり、計算時間が膨大なものとなる。そこで、マルチプロセッサを用いた並列計算によるシミュレーションの高速化を検討した。想定したマルチプロセッサの形態は一方向リングバス結合で、現時点で実際のマルチプロセッサが使えなかったためワークステーションのマルチタスク機能を用いて評価した。モンテカルロシミュレーションは粒子の運動計算とポテンシャル計算が大部分を占めており、それぞれを並列化した。これによりプロセッサ数が100台程度まで速度向上が望めることを示した。 |
| 抄録(英) | Device simulation with Monte Carlo method,in which caxriers in a device axe treated as paxticles can deal with nonlinear physical phenomenon.Because Monte Carlo method is a statistical numerical method,if n times accuracy is required by reducing statistical errors,n^2 samples axe needed.In this paper,we propose an algorithm for Monte Carlo device simulation with highly parallel processors.The processor architecture we suppose is high speed,one way ring bus structure.We evaluated the algorithm by software simulation using multitask facilities.Major parts of Monte Carlo device simulation are divided into potential caliculation by solving poisson equations and determination of motion of paxticles. Each part of the algorithm is implemented in parallel.We demonstrate an estimation that total execution speed will efficiently increase up to 100 processors on the ring bus architecture. |
| キーワード(和) | モンテカルロ法 / デバイスシミュレーション / 並列処理 / リングバス結合 |
| キーワード(英) | Monte Carlo Method / Device Simulation / Parallel Processing / Ring Bus Architecture |
| 資料番号 | ICD94-114 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1994/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | High Speed Algorithm for Monte Carlo Device Simulation with Parallel Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | モンテカルロ法 / Monte Carlo Method |
| キーワード(2)（和/英） | デバイスシミュレーション / Device Simulation |
| キーワード(3)（和/英） | 並列処理 / Parallel Processing |
| キーワード(4)（和/英） | リングバス結合 / Ring Bus Architecture |
| 第 1 著者 氏名（和/英） | 吉田 佳久 / Yoshihisa Yoshida |
| 第 1 著者 所属（和/英） | 広島大学集積化システム研究センター Reseach Center for Integrated Systems,Hiroshima University |
| 第 2 著者 氏名（和/英） | 相原 玲二 / Reiji Aibara |
| 第 2 著者 所属（和/英） | 広島大学集積化システム研究センター Reseach Center for Integrated Systems,Hiroshima University |
| 第 3 著者 氏名（和/英） | 島谷 民夫 / Tamio Shimatani |
| 第 3 著者 所属（和/英） | 東北大学工学部機械知能工学科 Department of Machine Inteligence and System Engineering,Faculty of Engineering,Tohoku University |
| 第 4 著者 氏名（和/英） | 黒石 範彦 / Norihiko Kuroishi |
| 第 4 著者 所属（和/英） | 富士ゼロックス電子技術研究所 Electronic Imaging & Devices Reseach Laboratory,Fuji Xerox Co.,Ltd |
| 第 5 著者 氏名（和/英） | 河田 哲郎 / Tetsuro Kawada |
| 第 5 著者 所属（和/英） | 富士ゼロックス電子技術研究所 Electronic Imaging & Devices Reseach Laboratory,Fuji Xerox Co.,Ltd |
| 第 6 著者 氏名（和/英） | 宮川 宣明 / Nobuaki Miyakawa |
| 第 6 著者 所属（和/英） | 富士ゼロックス電子技術研究所 Electronic Imaging & Devices Reseach Laboratory,Fuji Xerox Co.,Ltd |
| 第 7 著者 氏名（和/英） | 小柳 光正 / Mitsumasa Koyanagi |
| 第 7 著者 所属（和/英） | 東北大学工学部機械知能工学科 Department of Machine Inteligence and System Engineering,Faculty of Engineering,Tohoku University |
| 発表年月日 | 1994/9/22 |
| 資料番号 | ICD94-114 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 244 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |