| 講演名 | 1998/7/23 Back-end Integration of Pt/BST/Pt Capacitor for ULSI DRAM Applications , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | (Ba, Sr)TiO_3 is a strong candidate as the capacitor dielectrics for ULSI DRAM.For successful application of BST into ULSI DRAM, it is necessary to develop high quality BST film and oxidation resistant barrier[1, 2].Another important issue to be stressed in the integration of the BST capacitor is the electrical degradation during back-end process[3].Capacitance, dielectric loss and leakage current density can be seriously degraded by electrode roughening and mechanical stress induced by upper dielectric layer.In this study, a 0.3×0.8μm^2 sized BST capacitor with Pt electrodes is fabricated, and, several factors related with the electrical degradation, such as the electrode roughness, upper dielectric layer, and postannealing conditions are investigated.The degradation of the electrical properties during back-end process is avoided by novel processes. |
| キーワード(和) | |
| キーワード(英) | ULSI DRAM / BST / back-end process / electrical degradation / mechanical stress / roughness |
| 資料番号 | SDM98-91,ICD98-90 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/7/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | KOR |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Back-end Integration of Pt/BST/Pt Capacitor for ULSI DRAM Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / ULSI DRAM |
| 第 1 著者 氏名（和/英） | / Ki Hoon Lee |
| 第 1 著者 所属（和/英） | Samsung Electronics, Co., Semiconductor R&D Center, Memory Process Development Team |
| 発表年月日 | 1998/7/23 |
| 資料番号 | SDM98-91,ICD98-90 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 195 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |