| 講演名 | 1998/7/23 非帰還系クロックスキュー低減回路、同期ミラー遅延回路 佐伯 貴範, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿は、2サイクルでクロックスキューを抑制し、デューティ50%クロック、及び、倍周波数クロックを生成する同期ミラー遅延回路Synchronous Mirror Delay(SMD)について述べる。まず、基本構成および動作に関して、その後、省面積化のためのカウンター制御方式、次に、デジタルジッターを削減するインターリーブ方式、最後に、ASICのようにクロックパスが確定していないデバイスに対応する直接スキュー検知方式に関して述べる。 |
| 抄録(英) | This paper describes a Synchronous Mirror Delay(SMD)that is able to suppress the clock skew and generate a duty 50% clock and a double frequency clock in only two clock cycles.It describes that the basic circuit stucture and operation of the SMD.The SMD design incorporates a counter control scheme for size reduction, an interleaved scheme for digital jitter suppression and a direct skew-detection scheme that is applicable to unfixed clock path devices such as ASICs. |
| キーワード(和) | 同期ミラー遅延回路 / クロックスキュー / 非帰還 / PLL / ジッター |
| キーワード(英) | Synchronous Mirror Delay / Clock Skew / Non-Feedback / PLL / Jitter |
| 資料番号 | SDM98-87,ICD98-86 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/7/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 非帰還系クロックスキュー低減回路、同期ミラー遅延回路 |
| サブタイトル（和） | |
| タイトル（英） | A Non-Feedback Skew Suppression Circuit, Synchronous Mirror Delay |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 同期ミラー遅延回路 / Synchronous Mirror Delay |
| キーワード(2)（和/英） | クロックスキュー / Clock Skew |
| キーワード(3)（和/英） | 非帰還 / Non-Feedback |
| キーワード(4)（和/英） | PLL / PLL |
| キーワード(5)（和/英） | ジッター / Jitter |
| 第 1 著者 氏名（和/英） | 佐伯 貴範 / Takanori Saeki |
| 第 1 著者 所属（和/英） | 日本電気株式会社、ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
| 発表年月日 | 1998/7/23 |
| 資料番号 | SDM98-87,ICD98-86 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 195 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |