| 講演名 | 1998/7/23 Low Power, High Performance Megacell Circuit Technique for Sub-1V CMOS VLSI , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Low power circuit techniques have been developed to realize the highest possible performance for the megacells including embedded 128kb SRAM and 32-b ALU, which are designed to operate at 160MHz clock frequency under 1V power supply.In order to achieve the best trade-off between power consumption and gate delay in the low power CMOSICs, the half micrometer low power CMOS technology is also proposed.The unbalance between PMOS and NMOS threshold voltages facilitates the high performance circuit design at the minimal standby current.As the sub-1V CMOS circuit performance becomes very sensitive to the temperature and process variation of threshold voltages in particular, the threshold voltage control circuit is also designed to stabilize the threshold voltages at the intended levels. |
| キーワード(和) | |
| キーワード(英) | CMOS / circuit technique / low power / low voltage / SRAM / ALU / threshold valtage |
| 資料番号 | SDM98-84,ICD98-83 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/7/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | KOR |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Low Power, High Performance Megacell Circuit Technique for Sub-1V CMOS VLSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / CMOS |
| 第 1 著者 氏名（和/英） | / Ilhum Son |
| 第 1 著者 所属（和/英） | Dept.of Electronics Engineering, Dankook University |
| 発表年月日 | 1998/7/23 |
| 資料番号 | SDM98-84,ICD98-83 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 195 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |