講演名 1998/7/23
0.5V電源電圧における低スタンバイ電流CMOS設計法
川口 博, 野瀬 浩一, 桜井 貴康,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 低消費電力のために0.5V程度の電源電圧にしたとき、MOSFETが動作するためには閾値を0.1~0.2Vにしなければならない。しかしこの時、スタンバイ時にゲートあたり10nA、つまり100万トランジスタで10mAのリーク電流が流れてしまう。本研究では、このリーク電流を抑えるための回路としてsuper cut-off CMOS(SCCMOS)を提案する。SCCMOSを用いることで電源電圧0.5V~0.8V、閾値0.1V~0.2Vでスタンバイ時のリーク電流がゲートあたり1pA以下に抑えることができる。
抄録(英) If a VLSI should be operated in 0.5V~0.8V VDD range for low-power consumption, the threshold voltage of MOSFET's VTH, should be well below 0.5V to turn the MOSFET's on.The low VTH like 0.1V~0.2V, however, causes 10nA order subthreshold leakage current per logic gate in a standby mode, which leads to 10mA order standby current for one million gate VLSI's.In this paper, super cut-off CMOS(SCCMOS) circuit is proposed to overcome this situation.With the SCCMOS, an operation is possible under 0.5V~0.8V VDD with 0.1V~0.2V VTH and at the same time pA order standby current per logic gate can be achieved.
キーワード(和) 低消費電力 / スタンバイ電流 / SCCMOS / パストランジスタ
キーワード(英) Low power / Standby current / SCCMOS / Pass-transistor
資料番号 SDM98-83,ICD98-82
発行日

研究会情報
研究会 ICD
開催期間 1998/7/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 ENG
タイトル(和) 0.5V電源電圧における低スタンバイ電流CMOS設計法
サブタイトル(和)
タイトル(英) A CMOS Scheme for 0.5V Supply Voltage with Pico-Ampere Standby Current
サブタイトル(和)
キーワード(1)(和/英) 低消費電力 / Low power
キーワード(2)(和/英) スタンバイ電流 / Standby current
キーワード(3)(和/英) SCCMOS / SCCMOS
キーワード(4)(和/英) パストランジスタ / Pass-transistor
第 1 著者 氏名(和/英) 川口 博 / Hiroshi Kawaguchi
第 1 著者 所属(和/英) 東京大学生産技術研究所
Institute of Industrial Science, University of Tokyo
第 2 著者 氏名(和/英) 野瀬 浩一 / Kouichi Nose
第 2 著者 所属(和/英) 東京大学生産技術研究所
Institute of Industrial Science, University of Tokyo
第 3 著者 氏名(和/英) 桜井 貴康 / Takayasu Sakurai
第 3 著者 所属(和/英) 東京大学生産技術研究所
Institute of Industrial Science, University of Tokyo
発表年月日 1998/7/23
資料番号 SDM98-83,ICD98-82
巻番号(vol) vol.98
号番号(no) 195
ページ範囲 pp.-
ページ数 5
発行日