講演名 1998/7/23
定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
山田 兼一, 由上 二郎, 大倉 理,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) MOSデバイスの信頼性向上のため、MOSキャパシタ劣化機構を解析した。一般に、MOSキャパシタに電圧を印加すると、定常電流に加え過渡電流が流れる。われわれは、これらの電流を分離し、それぞれの解析を行った。その結果、MOSキャパシタにファウラー・ノルドハイムストレスを印加すると定常電流・過渡電流共に増加することを確認した。さらに、これら電流が、ストレス印加時の注入正孔量に強く相関することを見出した。
抄録(英) To improve a reliability of MOS devices, we analyzed MOS capacitor degradation mechanism.In a biased MOS capacitor, a transient current flows in addition to a steady current.In this study we separated the current into the steady and the transient currents, and analyzed them.Consequently, we found that these current components increase after FN stress, and both of them are well correlated with injected hole fluence during stressing.
キーワード(和) MOSキャパシタ / 信頼性 / ストレス誘起漏洩電流 / 共鳴トンネル / ホットホール
キーワード(英) MOS capacitor / reliability / SILC / resonant tunneling / hot hole
資料番号 SDM98-76,ICD98-75
発行日

研究会情報
研究会 ICD
開催期間 1998/7/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 ENG
タイトル(和) 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
サブタイトル(和)
タイトル(英) Analysis of MOS Capacitor Degradation Mechanism by Steady/Transient Current Separation Method
サブタイトル(和)
キーワード(1)(和/英) MOSキャパシタ / MOS capacitor
キーワード(2)(和/英) 信頼性 / reliability
キーワード(3)(和/英) ストレス誘起漏洩電流 / SILC
キーワード(4)(和/英) 共鳴トンネル / resonant tunneling
キーワード(5)(和/英) ホットホール / hot hole
第 1 著者 氏名(和/英) 山田 兼一 / Ren-ichi Yamada
第 1 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 2 著者 氏名(和/英) 由上 二郎 / Jiro Yugami
第 2 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 3 著者 氏名(和/英) 大倉 理 / Makoto Ohkura
第 3 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
発表年月日 1998/7/23
資料番号 SDM98-76,ICD98-75
巻番号(vol) vol.98
号番号(no) 195
ページ範囲 pp.-
ページ数 6
発行日