| 講演名 | 1998/10/15 マルチプログラマブル分周方式によるプリスケーラPLL周波数シンセサイザ 鷲見 育亮, 古橋 龍輔, 石井 秀和, 尾保手 茂樹, 北井 直樹, 副井 裕, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 現在, 移動体通信機器やマルチメディア端末機器において, 局部発振回路として用いられているPLL(Phase Locked Loop)周波数シンセサイザにはチャンネル数の増加に対応するために, 高周波数帯域への移行が求められている.一般に高い周波数帯域を扱う時, プログラマブル分周器の負担を軽減させるために, プログラマブル分周器の前段にプリスケーラ(固定分周器)を設けるプリスケーラ方式が使用される.しかしプリスケーラ方式には, 基準周波数の低下に伴う性能劣化の問題がある.そこで本論文では積極的にプリスケーラを使用してより高い周波数を扱えるようにし, プリスケーラ方式による基準周波数の低下による性能劣化をマルチプログラマブル分周器方式を導入することにより防ぎ, より高周波帯域に使用できる新しいPLL周波数シンセサイザを実現できることを示す. |
| 抄録(英) | Nowadays, in the fields of telecommunications and the multi media interfaces devices, the PLL(Phase Locked Loop)frequency synthesizer used as a local oscillation circuit is requested theshift to the high frequency region in order to correspond to an increase in the number of channels. In general, to reduce the load of the programmable divider at a high frequency operation, the prescaler method is used where a prescaler is installed in front of the programmable divider. However, there is a problem of the performance deterioration due to the decrease in a reference frequency by the prescaler method. In this paper we have proposed that the new prescaler PLL frequency synthesizer with multi-programmable. In order to treat a higher frequency, we use the prescaler method aggressively, we will be prevent the performance deterioration in prescaler method by intorducing the mult-programmable dividers into prescaler method. |
| キーワード(和) | PLL周波数シンセサイザ / プリスケーラ / マルチプログラマブル / プログラマブル分周器 / 周波数引き込み |
| キーワード(英) | PLL frequency synthesizer / prescaler / multi programmable divider / programmable divider / and hig speed lockup |
| 資料番号 | DSP98-97,ICD98-184,CPSY98-99 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/10/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチプログラマブル分周方式によるプリスケーラPLL周波数シンセサイザ |
| サブタイトル（和） | |
| タイトル（英） | Prescaler PLL Frequency Synthesizer with Multi-Programmable Dividers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PLL周波数シンセサイザ / PLL frequency synthesizer |
| キーワード(2)（和/英） | プリスケーラ / prescaler |
| キーワード(3)（和/英） | マルチプログラマブル / multi programmable divider |
| キーワード(4)（和/英） | プログラマブル分周器 / programmable divider |
| キーワード(5)（和/英） | 周波数引き込み / and hig speed lockup |
| 第 1 著者 氏名（和/英） | 鷲見 育亮 / Yasuaki SUMI |
| 第 1 著者 所属（和/英） | 鳥取三洋電機(株) Tottori SANYO Electric Co., Ltd. |
| 第 2 著者 氏名（和/英） | 古橋 龍輔 / Ryosuke FURUHASHI |
| 第 2 著者 所属（和/英） | 鳥取大学工学部 Department of Electrical and Electronic Engineering, Faculty of Engineering, Tottori University |
| 第 3 著者 氏名（和/英） | 石井 秀和 / Hidekazu ISHII |
| 第 3 著者 所属（和/英） | 鳥取大学工学部 Department of Electrical and Electronic Engineering, Faculty of Engineering, Tottori University |
| 第 4 著者 氏名（和/英） | 尾保手 茂樹 / Shigeki OBOTE |
| 第 4 著者 所属（和/英） | 鳥取大学工学部 Department of Electrical and Electronic Engineering, Faculty of Engineering, Tottori University |
| 第 5 著者 氏名（和/英） | 北井 直樹 / Naoki KITAI |
| 第 5 著者 所属（和/英） | 鳥取大学工学部 Department of Electrical and Electronic Engineering, Faculty of Engineering, Tottori University |
| 第 6 著者 氏名（和/英） | 副井 裕 / Yutaka FUKUI |
| 第 6 著者 所属（和/英） | 鳥取大学工学部 Department of Electrical and Electronic Engineering, Faculty of Engineering, Tottori University |
| 発表年月日 | 1998/10/15 |
| 資料番号 | DSP98-97,ICD98-184,CPSY98-99 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 320 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |