| 講演名 | 1998/6/19 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成 熊谷 浩一, 岩城 宏明, 吉田 宏, 鈴木 久満, 山田 和志, 黒沢 晋, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 低Vt CMOS回路向けパワーダウン構成である疑似電源線クランプ方式(VRC)の提案と基本検討をおこなった。VRC方式は、非常に簡単な構成でスリープ・モードでのリーク電流低減とデータ保持を実現可能である。さらに通常のシングルVt CMOSプロセスで製造可能、スリープ・モード専用のデータ保持回路が不要、等の特徴を有している。このVRCを適用した24ビット積和演算器マクロを開発し、0.25μm CMOSで試作・評価した。動作速度の劣化無しに98%リーク電流が低減され、VRCの有効性を実証した。 |
| 抄録(英) | A Virtual power/ground Rails Clamp scheme(VRC) is proposed for leakage current reduction of the low Vt CMOS circuits. With a very simple configuration, it makes possible both the leakage current reduction and the stable data holding in the sleep mode. To demonstrate the effectiveness of the VRC, a 24-bit multiplier-accumulator macro with VRC scheme has been developed using 0.25μm CMOS technology. By employing the VRC scheme, 98% leakage current reduction has been achieved and the stable data holding has been confirmed in the sleep mode, without the speed degradation in the active mode. |
| キーワード(和) | MT-CMOS / 低消費電力 / 低電圧 / ラッチ回路 |
| キーワード(英) | MT-CMOS / low-power / low-voltage / data latch circuit |
| 資料番号 | ED98-75,SDM98-75,ICD98-74 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成 |
| サブタイトル（和） | |
| タイトル（英） | A Virtual Power/Ground Rails Clamp Scheme for Low Vt CMOS Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MT-CMOS / MT-CMOS |
| キーワード(2)（和/英） | 低消費電力 / low-power |
| キーワード(3)（和/英） | 低電圧 / low-voltage |
| キーワード(4)（和/英） | ラッチ回路 / data latch circuit |
| 第 1 著者 氏名（和/英） | 熊谷 浩一 / Kouichi Kumagai |
| 第 1 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 2 著者 氏名（和/英） | 岩城 宏明 / Hiroaki Iwaki |
| 第 2 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 3 著者 氏名（和/英） | 吉田 宏 / Hiroshi Yoshida |
| 第 3 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 4 著者 氏名（和/英） | 鈴木 久満 / Hisamitsu Suzuki |
| 第 4 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 5 著者 氏名（和/英） | 山田 和志 / Takashi Yamada |
| 第 5 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 6 著者 氏名（和/英） | 黒沢 晋 / Susumu Kurosawa |
| 第 6 著者 所属（和/英） | NECULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 発表年月日 | 1998/6/19 |
| 資料番号 | ED98-75,SDM98-75,ICD98-74 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 121 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |