| 講演名 | 1998/6/19 ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術 佐藤 高史, 西尾 洋二, 管野 利夫, 中込 儀延, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | シンクロナスDRAM(SDRAM)を用いるメモリシステムのための, 5GByte/sデータ伝送技術について述べる。まず, SDRAM, モジュール, およびマザーボードを含めた実装シミュレーションにより, メモリシステムが十分な帯域を持つための電気特性の改善方法を示した。さらに, 30psより良い精度を持ち, 複数の出力に対して独立に遅延量を制御可能な, 新しい可変遅延回路を提案した。この回路を用いて, データ信号経路間の不揃いに起因するビット間スキューを補償することにより, データ書込み/読出し動作それぞれについて, 5.2/5.9GByte/s(327/370MHz×64bit, ダブルデータレート)の伝送速度が, シミュレーションで得られた。 |
| 抄録(英) | This paper describes a 5GByte/s data transfer scheme suitable for synchronous DRAM memory systems. A new, multi-output controlled delay circuit of 30 ps resolution is presented to accomplish a bit-to-bit skew compensation by controlling transmission timing of every data bits. Required improvements in electrical characteristics for higher frequency operation are also presented. Simulated maximum data transfer rate resulted in 5.2/5.9GByte/s(327/370MHz, x64bit, double data rate)for data write/read operation respectively. |
| キーワード(和) | シンクロナスDRAM / ダブルデータレート / データ伝送 / スキュー |
| キーワード(英) | synchronous DRAM / double data rate / data transfer / skew |
| 資料番号 | ED98-67,SDM98-67,ICD98-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ビット間スキュー制御を有するシンクロナスDRAMの5GByte/sデータ伝送技術 |
| サブタイトル（和） | |
| タイトル（英） | 5GByte/s Data Transfer Scheme with Bit-to-Bit Skew Control for Synchronous DRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シンクロナスDRAM / synchronous DRAM |
| キーワード(2)（和/英） | ダブルデータレート / double data rate |
| キーワード(3)（和/英） | データ伝送 / data transfer |
| キーワード(4)（和/英） | スキュー / skew |
| 第 1 著者 氏名（和/英） | 佐藤 高史 / Takashi Sato |
| 第 1 著者 所属（和/英） | (株)日立製作所半導体事業部 Semiconductor & Integrated Circuits Division, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 西尾 洋二 / Yoji Nishio |
| 第 2 著者 所属（和/英） | (株)日立製作所半導体事業部 Semiconductor & Integrated Circuits Division, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 管野 利夫 / Toshio Sugano |
| 第 3 著者 所属（和/英） | (株)日立製作所半導体事業部 Semiconductor & Integrated Circuits Division, Hitachi, Ltd. |
| 第 4 著者 氏名（和/英） | 中込 儀延 / Yoshinobu Nakagome |
| 第 4 著者 所属（和/英） | (株)日立製作所半導体事業部 Semiconductor & Integrated Circuits Division, Hitachi, Ltd. |
| 発表年月日 | 1998/6/19 |
| 資料番号 | ED98-67,SDM98-67,ICD98-66 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 121 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |