講演名 1998/6/19
高速DRAMインタフェース用同期タイミング調整回路
野田 浩正, 青木 正和, 田中 均, 永島 靖, 青木 英之,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高速DRAMインタフェースのオンチップ同期タイミング調整回路を高精度化する、絞り込みアレー遅延回路(Squeezed Array Delay:SQUAD)を提案する。SQUADはアレー状に配列されたデジタルCMOS回路で構成され、100ps以下の時間分解能で一連の遅延信号を供給する。単位遅延回路に、入力パルス間の位相差圧縮機(Squeezer)を設けて動作を安定化させた。0。35μm技術で設計したSQUADの時間分解能は26psであった。同期タイミング調整回路に適用すると、100ps以下の誤差で2クロックサイクルでロックさせることが出来る。
抄録(英) A novel fully digital fine-delay generator for a high-speed DRAM interface is proposed. The generator consists of arrayed delay components and generates a group of rail-to-rail delayed signals with sub-100-ps resolution. The input-coupling element(sugeezer)in the delay component converges the variations of the resolution. A testdevice design using 0.35-μm technology demonstrates that a resolution of 26ps can be realized. A timing adjuster using the generator has 2-clock-cycle lock-in time and sub-100-ps error.
キーワード(和) 高速DRAMインタフェース / 同期タイミング調整回路 / 絞り込みアレー遅延回路(Squeezed Array Delay:SQUAD) / 入力パルス間位相差圧縮器(Squeezer)
キーワード(英) High-speed DRAM interface / On-chip timing adjuster / Squeezed Array Delay(SQUAD) / Squeezer
資料番号 ED98-66,SDM98-66,ICD98-65
発行日

研究会情報
研究会 ICD
開催期間 1998/6/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 高速DRAMインタフェース用同期タイミング調整回路
サブタイトル(和)
タイトル(英) An On-chip Timing Adjuster with Sub-100-ps Resolution for a High-Speed DRAM Interface
サブタイトル(和)
キーワード(1)(和/英) 高速DRAMインタフェース / High-speed DRAM interface
キーワード(2)(和/英) 同期タイミング調整回路 / On-chip timing adjuster
キーワード(3)(和/英) 絞り込みアレー遅延回路(Squeezed Array Delay:SQUAD) / Squeezed Array Delay(SQUAD)
キーワード(4)(和/英) 入力パルス間位相差圧縮器(Squeezer) / Squeezer
第 1 著者 氏名(和/英) 野田 浩正 / Hiromasa Noda
第 1 著者 所属(和/英) 日立製作所半導体事業部
Semiconductor & IC Division, Hitachi Ltd.
第 2 著者 氏名(和/英) 青木 正和 / Masakazu Aoki
第 2 著者 所属(和/英) 日立製作所半導体事業部
Semiconductor & IC Division, Hitachi Ltd.
第 3 著者 氏名(和/英) 田中 均 / Hitoshi Tanaka
第 3 著者 所属(和/英) 日立超LSIシステムズ
Hitachi ULSI Systems Co., Ltd.
第 4 著者 氏名(和/英) 永島 靖 / Osamu Nagashima
第 4 著者 所属(和/英) 日立製作所デバイス開発センター
Device Development Center, Hitachi Ltd.
第 5 著者 氏名(和/英) 青木 英之 / Hideyuki Aoki
第 5 著者 所属(和/英) 日立製作所半導体事業部
Semiconductor & IC Division, Hitachi Ltd.
発表年月日 1998/6/19
資料番号 ED98-66,SDM98-66,ICD98-65
巻番号(vol) vol.98
号番号(no) 121
ページ範囲 pp.-
ページ数 5
発行日