| 講演名 | 1998/6/18 低消費電力DSP/CPU搭載システムLSIの開発 : PDCの音声コーデック用に開発した低消費電力DSPと制御用のCPUを1チップ上に集積したシステムLSIの開発 四方 孝, 近藤 真哉, 能勢 政典, 国安 良男, 内藤 睦博, 鈴木 英好, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | PDC用の携帯端末では、音声圧縮を行うためのDSP部に高速演算性能が必要であり、また装置全体では低消費電力化、小型化が求められている。そこで、いままで別々のチップで構成していた「DSP」と「CPU」を1つのチップ上に集積したシステムLSIを開発した。本DSPは音声圧縮処理を効率良く実行するのに適したアーキテクチァ構成になっている。また、低消費電力化のためにさまざまな回路的な工夫を施し、さらに、0.25μmの最新テクノロジを使用することにより、1.8Vで50MHzの高速動作とPSI-CELP実行時に23mWという低消費電力動作を実現することができた。 |
| 抄録(英) | For the portable devices of PDC, high speed operation to perform speech codec is needed for the DSP, and low power consumption and small size are required for the entire device. We developed a single chip system LSI, which is embedded with a DSP and a CPU utilizing 0.25μm CMOS technology. The DSP has a specific architecture suitable for PDC speech codec operations, and employs various low power circuits. With these features, we achieved 50 MHz operation at 1.8V and low power consumption of 23mW for PSI-CELP operations. |
| キーワード(和) | DSP / 低消費電力 / 音声コーデック / システムLSI / グリッチキャンセラー |
| キーワード(英) | DSP / Low power consumption / Speech codec / System LSI / Glitch canceller |
| 資料番号 | ED98-54,SDM98-54,ICD98-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/6/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低消費電力DSP/CPU搭載システムLSIの開発 : PDCの音声コーデック用に開発した低消費電力DSPと制御用のCPUを1チップ上に集積したシステムLSIの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of A System LSI of Low Power DSP/RISC CPU : Development of a one-chip system LSI embedded with low power DSP for the PDC speech codec and CPU for the system control |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DSP / DSP |
| キーワード(2)（和/英） | 低消費電力 / Low power consumption |
| キーワード(3)（和/英） | 音声コーデック / Speech codec |
| キーワード(4)（和/英） | システムLSI / System LSI |
| キーワード(5)（和/英） | グリッチキャンセラー / Glitch canceller |
| 第 1 著者 氏名（和/英） | 四方 孝 / Takashi Shikata |
| 第 1 著者 所属（和/英） | 富士通株式会社 FUJITSU LIMITED |
| 第 2 著者 氏名（和/英） | 近藤 真哉 / Shinya Kondou |
| 第 2 著者 所属（和/英） | 富士通株式会社 FUJITSU LIMITED |
| 第 3 著者 氏名（和/英） | 能勢 政典 / Masanori Nose |
| 第 3 著者 所属（和/英） | 富士通LSIテクノロジ株式会社 Fujitsu LSI Technology Limited |
| 第 4 著者 氏名（和/英） | 国安 良男 / Yoshio Kuniyasu |
| 第 4 著者 所属（和/英） | 富士通株式会社 FUJITSU LIMITED |
| 第 5 著者 氏名（和/英） | 内藤 睦博 / Mutsuhiro Naitoh |
| 第 5 著者 所属（和/英） | 富士通株式会社 FUJITSU LIMITED |
| 第 6 著者 氏名（和/英） | 鈴木 英好 / Hidetaka Suzuki |
| 第 6 著者 所属（和/英） | 富士通株式会社 FUJITSU LIMITED |
| 発表年月日 | 1998/6/18 |
| 資料番号 | ED98-54,SDM98-54,ICD98-53 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 120 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |