| 講演名 | 1998/8/21 PWM信号を用いたAD融合パターンマッチング回路 中本 裕之, 野間崎 大輔, 福原 幸夫, 永田 真, 森江 隆, 岩田 穆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 画像認識等に不可欠なパターンマッチング回路を, パルス幅変調信号(PWM信号)を用いたAD融合回路アーキテクチャによって構成した.この回路は, データを記憶するSRAM, 画像ベクトルと参照ベクトルの差分絶対値をスイッチト電流積分法に基づいて累積積分する距離演算回路アレイ, その積分値をCharge Packet Count技術によって離散値に変換するCPC, 離散値の最小値を検出し最も似通った参照ベクトルを抽出するWTAで構成される.0.8μmCMOS技術で設計したテストチップは, 28並列距離演算が可能である.このチップは動作周波数25MHzで, 演算速度0.8GOPS, 電力効率7GOPS/Wが実現できる. |
| 抄録(英) | The pattren matching circuit, necessary for an image recognition system, is implemented based on the A-D merged circuit architecture using pulse-width modulation (PWM) signals. This circuit contains SRAM store datas, distance calculation circuit array, CPC, WTA. Distance calculation circuit array integrate accumulately an absolute value of difference between image and reference vectors based on a switched current integration technique. CPC transforms integration charge into digital values based on a Charge Packet Count technique. WTA searchs the minimum value and detects the most approximate reference vector. The 0.8um CMOS test chip operates 28 parallel distance. The test chip demonstrates 0.8GOPS processing capability, 7GOPS/W energy efficiency at 25MHz operation frequency. |
| キーワード(和) | パターンマッチング / パルス幅変調 / 並列距離演算 / AD融合アーキテクチャ |
| キーワード(英) | Pattern Matching / Pulse-Width Modulation / parallel distance calculation / A-D merged circuit architecture |
| 資料番号 | ICD98-127 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/8/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PWM信号を用いたAD融合パターンマッチング回路 |
| サブタイトル（和） | |
| タイトル（英） | Analog-Digital merged Pattern Matching Circuits Using PWM Signals |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パターンマッチング / Pattern Matching |
| キーワード(2)（和/英） | パルス幅変調 / Pulse-Width Modulation |
| キーワード(3)（和/英） | 並列距離演算 / parallel distance calculation |
| キーワード(4)（和/英） | AD融合アーキテクチャ / A-D merged circuit architecture |
| 第 1 著者 氏名（和/英） | 中本 裕之 / H. Nakamoto |
| 第 1 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering, Hiroshima University |
| 第 2 著者 氏名（和/英） | 野間崎 大輔 / D Nomasaki |
| 第 2 著者 所属（和/英） | 広島大学工学部(現)松下電器産業 Faculty of Engineering, Hiroshima University |
| 第 3 著者 氏名（和/英） | 福原 幸夫 / M. Fukuhara |
| 第 3 著者 所属（和/英） | 広島大学工学部(現)日本プレシジョン Faculty of Engineering, Hiroshima University |
| 第 4 著者 氏名（和/英） | 永田 真 / M. Nagata |
| 第 4 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering, Hiroshima University |
| 第 5 著者 氏名（和/英） | 森江 隆 / T. Morie |
| 第 5 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering, Hiroshima University |
| 第 6 著者 氏名（和/英） | 岩田 穆 / A. Iwata |
| 第 6 著者 所属（和/英） | 広島大学工学部 Faculty of Engineering, Hiroshima University |
| 発表年月日 | 1998/8/21 |
| 資料番号 | ICD98-127 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 245 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |