講演名 1998/12/11
樹脂封止半導体パッケージの実装時構造信頼性評価
川村 法靖, 廣畑 賢治, 川上 崇, 澤田 佳奈子, 三野 利一, 黒須 篤, 向田 秀子,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 最近, チップの大型化, パッケージの薄型化の要求が高くなっており, リフロークラックに対する管理が厳しくなっている。このため, 樹脂封止半導体パッケージ開発において, 実装時の破損評価手法の確立が必要となっている。本研究では、応力シミュレーションと強度試験からなる樹脂接着強度評価法および樹脂切欠き部破損評価法を組み合わせ、実装時のパッケージの構造信頼性評価を行った。チップ裏面の樹脂接着強度評価には、せん断荷重による接着強度試験の条件を適切に設定し試験を行い、試験片破損時の応力分布を強度基準として用いた。ダイパッド端の樹脂破損評価には、破壊靭性試験と曲げ試験の結果から算出される樹脂き裂の破損時の応力分布を強度基準とした。これら一連の強度試験を行い、有効性を確認した。
抄録(英) Plastic encapsulated semiconductor package may crack if an internal delamination is induced during the reflow soldering process. Evaluation of structural Integrity in the packages is becoming increasingly important. Firstly, three-dimensional stress analyses were carried out to obtain stress distributions in the package during the soldering process. Secondly, the adhesion integrity between chip backside and resin was predicted by comparing the analytical results for the package and the stress distribution calculated from adhesion strength test results. Next, integrity of resin edge structure was estimated using criterion calculated from fracture toughness and bending strength for resin. Finally, the new evalution method was confirmed to be effective by comparison with package reliability tests.
キーワード(和) 応力解析 / 強度試験 / 破壊基準 / プラスチックパッケージ / リフロークラック
キーワード(英) Stress analysis / Strength test / Fracture criterion / Plastic package / Reflow cracking
資料番号 CPM98-161,ICD98-240
発行日

研究会情報
研究会 ICD
開催期間 1998/12/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 樹脂封止半導体パッケージの実装時構造信頼性評価
サブタイトル(和)
タイトル(英) Evaluation of Structural Integrity in Plastic Encapsulated Semiconductor Package during Soldering Process
サブタイトル(和)
キーワード(1)(和/英) 応力解析 / Stress analysis
キーワード(2)(和/英) 強度試験 / Strength test
キーワード(3)(和/英) 破壊基準 / Fracture criterion
キーワード(4)(和/英) プラスチックパッケージ / Plastic package
キーワード(5)(和/英) リフロークラック / Reflow cracking
第 1 著者 氏名(和/英) 川村 法靖 / Noriyasu KAWAMURA
第 1 著者 所属(和/英) 株式会社東芝研究開発センター機械システム研究所
Research and Development Center, Toshiba Corporation
第 2 著者 氏名(和/英) 廣畑 賢治 / Kenji HIROHATA
第 2 著者 所属(和/英) 株式会社東芝研究開発センター機械システム研究所
Research and Development Center, Toshiba Corporation
第 3 著者 氏名(和/英) 川上 崇 / Takashi KAWAKAMI
第 3 著者 所属(和/英) 株式会社東芝研究開発センター機械システム研究所
Research and Development Center, Toshiba Corporation
第 4 著者 氏名(和/英) 澤田 佳奈子 / Kanako SAWADA
第 4 著者 所属(和/英) 株式会社東芝半導体生産技術推進センター
Semiconductor Manufacturing Engineering Center, Toshiba Corporation
第 5 著者 氏名(和/英) 三野 利一 / Toshikazu MINO
第 5 著者 所属(和/英) 株式会社東芝半導体生産技術推進センター
Semiconductor Manufacturing Engineering Center, Toshiba Corporation
第 6 著者 氏名(和/英) 黒須 篤 / Atsushi KUROSU
第 6 著者 所属(和/英) 株式会社東芝半導体生産技術推進センター
Semiconductor Manufacturing Engineering Center, Toshiba Corporation
第 7 著者 氏名(和/英) 向田 秀子 / Hideko MUKAIDA
第 7 著者 所属(和/英) 株式会社東芝半導体生産技術推進センター
Semiconductor Manufacturing Engineering Center, Toshiba Corporation
発表年月日 1998/12/11
資料番号 CPM98-161,ICD98-240
巻番号(vol) vol.98
号番号(no) 459
ページ範囲 pp.-
ページ数 8
発行日