| 講演名 | 1998/12/10 スタックドCSP(Chip Size Package)技術 藤田 和弥, 曽田 義樹, 宮田 浩司, 並井 厚也, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 携帯機器の小型・軽量化・高機能・多機能化を実現するために, LSIのチップサイズに限りなく近づけた超小型パッケージであるCSPの中に2個のLSIを積層化したスタックドCSPを世界で初めて開発した。フラッシュメモリとスタテックRAMなど, CSPの外形サイズでデバイスの複合化が可能となり, 従来パッケージ(TSOP)に比較して実装面積・重量とも約1/3のコンパクト化が可能になった。この技術は, チップ積層化に対応したダイボンド材料・工法、および上下チップのワイヤ間の接触を回避した超短・長ループの組合せによる2段ワイヤボンド技術の開発により実現した。 |
| 抄録(英) | In order to make portable electronic devices more compact and sophisticated, the world's first stacked chip size package has been developed. The device stacks two LSI chips within a CSP. It allows for composite device configurations which can integrate flash memory with static RAM, for example, in the size of a standard CSP. Both the mounting area and the weight of the stacked CSP are about one-third less those of the existing TSOP. Stacked CSP technology has been achieved by optimizing the die-bonding material and the process to permit stacked-chip configurations, and by developing a dualstage wire bonding process which combines ultra-short and ultra-long loops to avoid cross-chip wire short-circuits. |
| キーワード(和) | スタックドCSP / CSP / 複合メモリ / チップ積層 / 実装面積 |
| キーワード(英) | Stacked CSP / CSP / Combination Memory / Stacking Chips / Mounting Area |
| 資料番号 | CPM98-153,ICD98-232 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/12/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スタックドCSP(Chip Size Package)技術 |
| サブタイトル（和） | |
| タイトル（英） | Stacked CSP(Chip Size Package)Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スタックドCSP / Stacked CSP |
| キーワード(2)（和/英） | CSP / CSP |
| キーワード(3)（和/英） | 複合メモリ / Combination Memory |
| キーワード(4)（和/英） | チップ積層 / Stacking Chips |
| キーワード(5)（和/英） | 実装面積 / Mounting Area |
| 第 1 著者 氏名（和/英） | 藤田 和弥 / Kazuya Fujita |
| 第 1 著者 所属（和/英） | シャープ株式会社IC事業本部システムLSI開発センターパッケージ技術部 Packaging Engineering Department, Systems LSI Development Center Integrated Circuits Group, SHARP Corporation |
| 第 2 著者 氏名（和/英） | 曽田 義樹 / Yoshiki Sota |
| 第 2 著者 所属（和/英） | シャープ株式会社IC事業本部システムLSI開発センターパッケージ技術部 Packaging Engineering Department, Systems LSI Development Center Integrated Circuits Group, SHARP Corporation |
| 第 3 著者 氏名（和/英） | 宮田 浩司 / Koji Miyata |
| 第 3 著者 所属（和/英） | シャープ株式会社IC事業本部システムLSI開発センターパッケージ技術部 Packaging Engineering Department, Systems LSI Development Center Integrated Circuits Group, SHARP Corporation |
| 第 4 著者 氏名（和/英） | 並井 厚也 / Atsuya Narai |
| 第 4 著者 所属（和/英） | シャープ株式会社IC事業本部システムLSI開発センターパッケージ技術部 Packaging Engineering Department, Systems LSI Development Center Integrated Circuits Group, SHARP Corporation |
| 発表年月日 | 1998/12/10 |
| 資料番号 | CPM98-153,ICD98-232 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 458 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |