| 講演名 | 1998/5/22 組合せ回路部テストと状態遷移を利用した順序回路のテスト生成 長谷川 哲, 三浦 恭子, 大豆生田 利章, 伊藤 秀男, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿の目的は, 順序回路のテスト生成複雑度が比較的低く, テスト系列が短いテスト系列生成法を提案することである.提案手法は, ゲートレベル順序回路の組合せ回路部の全ての単一固定縮退故障に対する活性化ベクタ集合Vを生成し, 更に, 状態還移を利用してそれらを連結することでテスト系列を求める.本手法で生成されるテスト系列は, 基本生成系列と呼ぶ系列を連結することで生成する.基本生成系列を生成する際に, 系列の構成要素であるUIO系列と状態制御系列をそれらの集合の中から基本生成系列が最短となるように選択をしていくので, 全体のテスト系列は局所的に最短な系列を連結したものとなる.ベンチマーク回路を用いて, 従来の手法との比較評価実験を行なっている.提案手法で生成したテスト系列は従来手法のSTEEDとHITECに比べ短く, 故障検出率はそれら従来手法と同様に高いことを示す. |
| 抄録(英) | In this paper, a test generation method for sequential circuits is proposed, which has advantages making the test generation complexity low and the length of the test sequence short. The method consists of (1)generating a excitation vector set V for all single stuck-at faults of combinational circuit part of a sequential circuit, (2) connecting the excitation vectors in V using the state transitions of the sequential circuit. The test sequence is generated by connecting the basic generation sequences. Each basic generation sequence is partially optimum, because the shortest one is generated by selecting among some sequences UIO and transfer sequences. The experimental results show that test length of the proposed method is shorter than those by conventional methods STEED and HITEC and fault coverage of the proposed method is as high as them. |
| キーワード(和) | 順序回路 / テスト系列 / 状態遷移 / UIO 系列活性化ベクタ集合 |
| キーワード(英) | sequntial circuit / test sequence / state transition / UIO sequence / excitation vector set |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 組合せ回路部テストと状態遷移を利用した順序回路のテスト生成 |
| サブタイトル（和） | |
| タイトル（英） | Test Generation for Sequential Circuits Using State Transition and Test Set of Combinational Circuit Part |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 順序回路 / sequntial circuit |
| キーワード(2)（和/英） | テスト系列 / test sequence |
| キーワード(3)（和/英） | 状態遷移 / state transition |
| キーワード(4)（和/英） | UIO 系列活性化ベクタ集合 / UIO sequence |
| 第 1 著者 氏名（和/英） | 長谷川 哲 / Tetsu Hasegawa |
| 第 1 著者 所属（和/英） | 千葉大学自然科学研究科 Graduate School of Science and Technology, Chida University |
| 第 2 著者 氏名（和/英） | 三浦 恭子 / kyoko Miura |
| 第 2 著者 所属（和/英） | 千葉大学工学部 Faculty of Engineering, Chida University |
| 第 3 著者 氏名（和/英） | 大豆生田 利章 / Toshiaki Ohmameuda |
| 第 3 著者 所属（和/英） | 千葉大学工学部 Faculty of Engineering, Chida University |
| 第 4 著者 氏名（和/英） | 伊藤 秀男 / Hideo Ito |
| 第 4 著者 所属（和/英） | 千葉大学工学部 Faculty of Engineering, Chida University |
| 発表年月日 | 1998/5/22 |
| 資料番号 | |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 66 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |