| 講演名 | 1995/12/15 多層パッケージにおけるSSN特性と実効インダクタンスに関するモデル化技術 加藤 克人, 伊藤 健志, 山地 泰弘, 須藤 俊夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 多くの入出力ピンを高速なクロックで動作させる最先端の半導体集積回路の出現により、半導体パッケージの電気的な特性がさらに重要になっている。そのため、パッケージの設計段階や試作前において、様々な形態/条件のパッケージの電気的な特性の予測/検討を効率的に行なえることが重要である。本報告では、そのパッケージの電気的な特性を検討するための基準となる手法として、デバイスのsignal :power/groundペア比をもとにしたパッケージのモデル化技術について、実効インダクタンスを主体に説明を行なう。また、多層パッケージのボンティングワイアやプレーン導体などの各領域における実効インダクタンスと、同時スイッチングノイズの関係を明確にし、その同時スイッチングノイズを改善する場合について考察している。 |
| 抄録(英) | Clock speeds and I/O counts of CMOS microprocessors have been increasing in recent years. Their faster edge rate and increasing number of simultaneous switching drivers pose a stringent requirement for a low inductance package to maintain the noise within an acceptable level. Package modeling is required to predict package electrical performance such as simultaneous switching noise (SSN) at an earlier design stage for high performance packages than has previously been required for packages. This paper presents a synthetic modeling approach of SSN applicable to various package structures. This electrical modeling approach is proposed to estimate the worst case noise for various types of packages, such as multilayer ceramic package and leadframe package. This modeling approach is useful for determining the package structure and design parameters such as the number of power/grounds for high-speed CMOS microprocessors with a faster edge rate. |
| キーワード(和) | パッケージ / インダクタンス / 同時スイッチングノイズ / モデル化 / ノイズ解析 |
| キーワード(英) | package / inductance / simultaneous switching noise / modeling / noise analysis |
| 資料番号 | ICD95-197 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1995/12/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多層パッケージにおけるSSN特性と実効インダクタンスに関するモデル化技術 |
| サブタイトル（和） | |
| タイトル（英） | Electrical Modeling Approach of Simultaneous Switching Noise and Effective Inductance for Multilayer Packages |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パッケージ / package |
| キーワード(2)（和/英） | インダクタンス / inductance |
| キーワード(3)（和/英） | 同時スイッチングノイズ / simultaneous switching noise |
| キーワード(4)（和/英） | モデル化 / modeling |
| キーワード(5)（和/英） | ノイズ解析 / noise analysis |
| 第 1 著者 氏名（和/英） | 加藤 克人 / Katsuto KATO |
| 第 1 著者 所属（和/英） | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 伊藤 健志 / Kenji ITO |
| 第 2 著者 所属（和/英） | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 山地 泰弘 / Yasuhiro YAMAJI |
| 第 3 著者 所属（和/英） | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 須藤 俊夫 / Toshio SUDO |
| 第 4 著者 所属（和/英） | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, Toshiba Corporation |
| 発表年月日 | 1995/12/15 |
| 資料番号 | ICD95-197 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 427 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |