講演名 | 1995/12/15 リードフレーム・パッケージのSSN解析におけるモデル簡略化手法 三浦 正幸, 加藤 克人, 伊藤 健志, 山地 泰弘, 須藤 俊夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | パッケージの電気特性に起因する問題の1つに、電源系の問題である同時スイッチング・ノイズ(SSN)があり、マイクロプロセッサや多ビット・メモリにおいて深刻な問題とされている。このような問題の解決には、パッケージの寄生パラメータRLCやSSNをあらかじめ見積り、設計に反映させることが不可欠である。パッケージのSSN見積もりでは、回路解析(SPICE)の際に用いるパッケージのモデル化(等価回路作成)技術が重要となる。本報告では、リードフレーム・パッケージのSSN解析における効率的な解析を目的として、Signal: Power/Groundペアの1セグメントのみをモデル化する簡易モデル化手法について検討を行い、その妥当性を検証した。 |
抄録(英) | Simultaneous switching noise (SSN) due to package parasitics is a serious problem for CMOS circuits. Because advanced CMOS VLSIs have a faster edge rate and an increased number of simultaneous switching buffers to handle a lot of data in parallel. To predict the inductance parasitics of package and the SSN level in advance is essential for package electrical design. A package electrical model was constructed by using inductance matrix, including of mutual inductance between signal leads and power/ground leads. The mutual inductance is a significant factor to obtain the accuracy of simulated waveform. In this paper, a new modeling method ("segmant model") was proposed to estimate the worst case noise level for leadframe packages. |
キーワード(和) | パッケージ / リードフレーム / インダクタンス / 同時スイッチング・ノイズ |
キーワード(英) | Package / Leadframe / Inductance / Simultaneous switching noise |
資料番号 | ICD95-196 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1995/12/15(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | リードフレーム・パッケージのSSN解析におけるモデル簡略化手法 |
サブタイトル(和) | |
タイトル(英) | Modeling Approach and Simulation of Simultaneous Switching Noise for Leadframe Packages |
サブタイトル(和) | |
キーワード(1)(和/英) | パッケージ / Package |
キーワード(2)(和/英) | リードフレーム / Leadframe |
キーワード(3)(和/英) | インダクタンス / Inductance |
キーワード(4)(和/英) | 同時スイッチング・ノイズ / Simultaneous switching noise |
第 1 著者 氏名(和/英) | 三浦 正幸 / Masayuki MIURA |
第 1 著者 所属(和/英) | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, TOSHIBA Corporation |
第 2 著者 氏名(和/英) | 加藤 克人 / Katsuto KATO |
第 2 著者 所属(和/英) | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, TOSHIBA Corporation |
第 3 著者 氏名(和/英) | 伊藤 健志 / Kenji ITO |
第 3 著者 所属(和/英) | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, TOSHIBA Corporation |
第 4 著者 氏名(和/英) | 山地 泰弘 / Yasuhiro YAMAJI |
第 4 著者 所属(和/英) | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, TOSHIBA Corporation |
第 5 著者 氏名(和/英) | 須藤 俊夫 / Toshio SUDO |
第 5 著者 所属(和/英) | (株)東芝半導体デバイス技術研究所 Semiconductor Device Engineering Laboratory, TOSHIBA Corporation |
発表年月日 | 1995/12/15 |
資料番号 | ICD95-196 |
巻番号(vol) | vol.95 |
号番号(no) | 427 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |