| 講演名 | 1995/12/14 666MHzLSIテストシステム 林 良彦, 菊地 修司, 須賀 卓, 金子 正彦, 松本 隆, 吉野 亮三, 斉藤 淳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | メモリ付ロジックLSIを試験対象とした666MHzLSIテストシステムを開発した。高タイミング精度を実現するパーピンアーキテクチャとメモリ試験を可能とするシェアードリソースの長所を取り入れたハイブリッドアーキテクチャの採用,ゲートアレイ化した高精度可変遅延回路,高精度タイミングキャリブレーション,およびメモリテストパターンの並列発生により,高速メモリ試験, タイミング発生分解能12.5ps,およびタイミング精度±150psを実現した。 |
| 抄録(英) | A 666MHz LSI test system with a dedicated memory test pattern generator was developed. A loose-timing data transfer scheme was employed for better integration of a shared-resource unit into the per-pin tester architecture. Timing control resolution of 12.5 ps was achieved within a normal framework of a gate array LSI. A simple and low-cost timing calibration technique was developed to offer accurate test timings. Parallel operation of the memory test pattern generators was used to realize the memory test pattern generation at the maximum speed. |
| キーワード(和) | パーピンアーキテクチャ / タイミングキャリブレーンョン / ゲートアレイ / メモリテストパターン |
| キーワード(英) | Per-pin tester architecture / Timing calibration / Gate array LSI / Memory test pattern |
| 資料番号 | ICD95-191 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1995/12/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 666MHzLSIテストシステム |
| サブタイトル（和） | |
| タイトル（英） | A 666MHz LSI Test System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パーピンアーキテクチャ / Per-pin tester architecture |
| キーワード(2)（和/英） | タイミングキャリブレーンョン / Timing calibration |
| キーワード(3)（和/英） | ゲートアレイ / Gate array LSI |
| キーワード(4)（和/英） | メモリテストパターン / Memory test pattern |
| 第 1 著者 氏名（和/英） | 林 良彦 / Yoshihiko Hayashi |
| 第 1 著者 所属（和/英） | (株)日立製作所生産技術研究所 Production Engineering Research Laboratory, Hitachi Ltd. |
| 第 2 著者 氏名（和/英） | 菊地 修司 / Shuji Kikuchi |
| 第 2 著者 所属（和/英） | (株)日立製作所生産技術研究所 Production Engineering Research Laboratory, Hitachi Ltd. |
| 第 3 著者 氏名（和/英） | 須賀 卓 / Takashi Suga |
| 第 3 著者 所属（和/英） | (株)日立製作所生産技術研究所 Production Engineering Research Laboratory, Hitachi Ltd. |
| 第 4 著者 氏名（和/英） | 金子 正彦 / Masahiko Kaneko |
| 第 4 著者 所属（和/英） | (株)日立製作所汎用コンピュータ事業部 General Purpose Computer Division, Hitachi Ltd. |
| 第 5 著者 氏名（和/英） | 松本 隆 / Takashi Matsumoto |
| 第 5 著者 所属（和/英） | (株)日立製作所汎用コンピュータ事業部 General Purpose Computer Division, Hitachi Ltd. |
| 第 6 著者 氏名（和/英） | 吉野 亮三 / Ryozou Yoshino |
| 第 6 著者 所属（和/英） | (株)日立製作所汎用コンピュータ事業部 General Purpose Computer Division, Hitachi Ltd. |
| 第 7 著者 氏名（和/英） | 斉藤 淳 / Jun Saitou |
| 第 7 著者 所属（和/英） | 日立コンピュータエンジニアリング(株) Hitachi Computer Engineering Co. Ltd. |
| 発表年月日 | 1995/12/14 |
| 資料番号 | ICD95-191 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 426 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |