講演名 | 1995/12/14 高速インターフェースGTL入出力回路の開発 河野 治美, 高橋 唯夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 小振幅I/Oインターフェースの一つてあるGTLのために、IDDSテストモード回路付き入力回路と独自のスルーレートコントロール出力回路を開発した。入力回路は、上記テストモード回路を内蔵することでIDDSテストを困難にしていた差動増幅回路で発生するDC電流を防止し、IDDSテストモードの設定は専用のテスト端子を追加することなく、既存の入力端子とREF端子(入力回路のセンスレベル信号)を用いて行えるようにした。多ポイントIDDS測定のため、テストモード時においても内部回路のファンクション動作が可能であることを確認した。出力回路は、75MHz程度が限界とされている伝送速度に対して、100MHzの伝送速度で良好な波形が得られ動作を確認をした。なお、出力レベル固定信号に対しては同時スイッチングノイズが影響を及ぼしているが、次段LSIのVIH/VIL規格を満たしていることを確認した。 |
抄録(英) | This is a development report of input buffer circuit with IDDS test mode and output buffer circuit with original slew rate control for the GTL which is one of the low voltage swing I/O interface. As for input buffer circuit we could stop the DC current of differential amplitude circuit by its test mode circuit and set the IDDS test mode easily by REF pin (sense level signal) and input pin without additional test pin (and vice versa). Still it is possible that internal function can be operate in also IDDS test mode for its multi-point measurement. As regards the output buffer circuit, we observed a good wave form in 100 MHz transmit (Generally 75MHz transmit seems to be limit) and confirmed that it is sufficient to fill the VIH/VIL requirements of the next connected LSI though fixed output signal is affected by simultaneous switching output. |
キーワード(和) | ASIC / GTL / IDDSテスト / スルーレートコントロール |
キーワード(英) | ASIC / GTL / IDDS test / slew rate control |
資料番号 | ICD95-184 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1995/12/14(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 高速インターフェースGTL入出力回路の開発 |
サブタイトル(和) | |
タイトル(英) | High-Speed interface circuits GTL I/O development |
サブタイトル(和) | |
キーワード(1)(和/英) | ASIC / ASIC |
キーワード(2)(和/英) | GTL / GTL |
キーワード(3)(和/英) | IDDSテスト / IDDS test |
キーワード(4)(和/英) | スルーレートコントロール / slew rate control |
第 1 著者 氏名(和/英) | 河野 治美 / Harumi Kawano |
第 1 著者 所属(和/英) | 株式会社沖マイクロテザイン宮崎,技術第一部ロジック開発室 Logic LSI Design Section-1, LSI Design Dept.-1, Oki Micro Design Miyazaki Co. Ltd. |
第 2 著者 氏名(和/英) | 高橋 唯夫 / Tadao Takahashi |
第 2 著者 所属(和/英) | 沖電気工業株式会社電子デバイス事業本部ロジックLSI事業部セミカスタムLSI部 Semi Custom LSI Dept., Logic LSI Division Electronic Devices Group, Oki Electric Industry Co., Ltd. |
発表年月日 | 1995/12/14 |
資料番号 | ICD95-184 |
巻番号(vol) | vol.95 |
号番号(no) | 426 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |