| 講演名 | 1995/8/24 MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ 中川 伸一, 川本 清文, 山中 唯生, 大熊 晴之, 羽原 康江, 増田 真一, 西垣 幸司, 中川 博雅, 石田 耕三, 前田 敦, 吉本 雅彦, 角 正, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ITU-R.601解像度、MPEG2符号化における画素演算処理を1チップで実時間処理可能なLSIを開発した。本LSIは、ハードワイヤードな処理ユニットとRISCユニットによるハイブリッド手法を用いることで、5GOPSの性能と符号化処理に必要な適応処理を可能とする。さらに、プログラマブルな全体制御ユニットにより、様々なマクロブロック・レベルでのパイプライン処理を実現可能としたものである。92万Trを、0.5um,CMOS,2メタルプロセスを用いて14.54mm×14.89mmのチップサイズに集積し、最大動作速度100MHz、消費電力は3.5W(at81MHz)である。 |
| 抄録(英) | A single chip ITU-R.601 resolution pixel processing LSI for MPEG2 real-time encoding has been developed. The chip attains 5GOPS performance using a hybrid scheme which is supported by hardwired units and a RISC unit. The RISC unit realizes user-defined adaptive algorithms. A programmable timing scheduling unit provides flexible macroblock-level data flow control. A unique port configuration eliminates pixel transfer bottlenecks to ensure high throughput rate. The chip was fabricated in 0.5μm CMOS double metal technology with 14.54mm x 14.89mm die. It operates at 100MHz and consumes 3.5W at 81MHz. |
| キーワード(和) | MPEG2 / 画像圧縮 / DCT |
| キーワード(英) | MPEG2 / Image compression / DCT |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1995/8/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | MPEG2対応、5GOPS、マクロブロックレベル画素処理プロセッサ |
| サブタイトル（和） | |
| タイトル（英） | A Single Chip, 5GOPS, Macroblock Level Pixel Processor for MPEG2 Encoding. |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MPEG2 / MPEG2 |
| キーワード(2)（和/英） | 画像圧縮 / Image compression |
| キーワード(3)（和/英） | DCT / DCT |
| 第 1 著者 氏名（和/英） | 中川 伸一 / Shinichi Nakagawa |
| 第 1 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 第 2 著者 氏名（和/英） | 川本 清文 / Kiyofumi Kawamoto |
| 第 2 著者 所属（和/英） | 三菱電機エンジニアリング(株) Mitsubishi Electric Engineering Co., Ltd. |
| 第 3 著者 氏名（和/英） | 山中 唯生 / Tadao Yamanaka |
| 第 3 著者 所属（和/英） | 三菱電機エンジニアリング(株) Mitsubishi Electric Engineering Co., Ltd. |
| 第 4 著者 氏名（和/英） | 大熊 晴之 / Haruyuki Ohkuma |
| 第 4 著者 所属（和/英） | 三菱電機エンジニアリング(株) Mitsubishi Electric Engineering Co., Ltd. |
| 第 5 著者 氏名（和/英） | 羽原 康江 / Yasue Habara |
| 第 5 著者 所属（和/英） | 三菱電機エンジニアリング(株) Mitsubishi Electric Engineering Co., Ltd. |
| 第 6 著者 氏名（和/英） | 増田 真一 / Shinichi Masuda |
| 第 6 著者 所属（和/英） | 三菱電機エンジニアリング(株) Mitsubishi Electric Engineering Co., Ltd. |
| 第 7 著者 氏名（和/英） | 西垣 幸司 / Koji Nishigaki |
| 第 7 著者 所属（和/英） | 三菱電機エンジニアリング(株) Mitsubishi Electric Engineering Co., Ltd. |
| 第 8 著者 氏名（和/英） | 中川 博雅 / Hiromasa Nakagawa |
| 第 8 著者 所属（和/英） | 三菱電機エンジニアリング(株) Mitsubishi Electric Engineering Co., Ltd. |
| 第 9 著者 氏名（和/英） | 石田 耕三 / Kozo Ishida |
| 第 9 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 第 10 著者 氏名（和/英） | 前田 敦 / Atsushi Maeda |
| 第 10 著者 所属（和/英） | 三菱電機(株)半導体基盤統括部 Manufacturing Technology Division, Mitsubishi Electric Corp. |
| 第 11 著者 氏名（和/英） | 吉本 雅彦 / Masahiko Yoshimoto |
| 第 11 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 第 12 著者 氏名（和/英） | 角 正 / Tadashi Sumi |
| 第 12 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 発表年月日 | 1995/8/24 |
| 資料番号 | |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 217 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |