| 講演名 | 1995/8/24 MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計 熊木 哲, 松村 哲哉, 瀬川 浩, 松浦 慶典, 花見 充雄, 山岡 裕泰, Streitenberger Robert, 大河原 良平, 味岡 佳英, 前田 敦, 吉本 雅彦, 角 正, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | MPEG2のMP@MLに準拠したリアルタイムエンコーダチップセットを開発した。本チップセットは、制御LSI、動き検出LSI、画素演算LSIの3種で構成され、ITU-R601(704画素x480画素、30fr/s)解像度のインタレースビデオをリアルタイムでエンコードできる。本論文はチップセットアーキテクチャとチップセットの1LSIである制御LSI(C-LSI)について述べる。制御LSIは、高画質化のための適応的処理と符号化システム全体のデータフロー制御を行いMP@ML準拠した高画質な実時間符号化を実現している。 |
| 抄録(英) | We developed a chip set for a programmable video encoder based on the MPEG2 MP@ML. The chip set consists of a Controller-LSI, a Pixel Processor-LSI and a Motion Estimation-LSI. The chip set combined with SDRAMs supports the entire video layer and realizes the real-time encoding for ITU-R-60l resolution video with glueless logic. This paper describes a chip set architecture for a programmable video encoder based on the MPEG2 MP@ML and architecture of Controller-LSI. The Controller-LSI controls the Pixel Processor-LSI, Motin Estimation-LSI and all of the SDRAMs and manages a total encoding sequence through the all layers. |
| キーワード(和) | MPEG2 / チップセット / メインレベル / メインプロファイル / 高画質化 / 実時間符号化 |
| キーワード(英) | MPEG2 / chip set / MP@ML / video quality / Real-Time encoding |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1995/8/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | MPEG2実時間符号化システムチップセットの開発 : チップセットアーキテクチャーと制御LSIの設計 |
| サブタイトル（和） | |
| タイトル（英） | A Chip Set for a Programmable Real-time MPEG2 Video Encoder : A Chip Set : Architecture and Controller LSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MPEG2 / MPEG2 |
| キーワード(2)（和/英） | チップセット / chip set |
| キーワード(3)（和/英） | メインレベル / MP@ML |
| キーワード(4)（和/英） | メインプロファイル / video quality |
| キーワード(5)（和/英） | 高画質化 / Real-Time encoding |
| キーワード(6)（和/英） | 実時間符号化 |
| 第 1 著者 氏名（和/英） | 熊木 哲 / Satoshi Kumaki |
| 第 1 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 2 著者 氏名（和/英） | 松村 哲哉 / Tetsuya Matsumura |
| 第 2 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 3 著者 氏名（和/英） | 瀬川 浩 / Hiroshi Segawa |
| 第 3 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 4 著者 氏名（和/英） | 松浦 慶典 / Yoshinori Matsuura |
| 第 4 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 5 著者 氏名（和/英） | 花見 充雄 / Atsuo Hanami |
| 第 5 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 6 著者 氏名（和/英） | 山岡 裕泰 / Hiroyasu Yamaoka |
| 第 6 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 7 著者 氏名（和/英） | Streitenberger Robert / Robert Streitenberger |
| 第 7 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 8 著者 氏名（和/英） | 大河原 良平 / Ryouhei Ohkawahara |
| 第 8 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 9 著者 氏名（和/英） | 味岡 佳英 / Yoshihide Ajioka |
| 第 9 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 10 著者 氏名（和/英） | 前田 敦 / Atsushi Maeda |
| 第 10 著者 所属（和/英） | 三菱電機株式会社半導体基盤技術統括部 Manufacturing Technology Division, Mitsubishi Electric corporation |
| 第 11 著者 氏名（和/英） | 吉本 雅彦 / Masahiko Yoshimoto |
| 第 11 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 第 12 著者 氏名（和/英） | 角 正 / Tadashi Sumi |
| 第 12 著者 所属（和/英） | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric corporation |
| 発表年月日 | 1995/8/24 |
| 資料番号 | |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 217 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |