講演名 1995/5/26
3.3V単一電源、16MビットDINOR型フラッシュメモリ
小林 真一, 三原 雅章, 宮脇 好和, 石井 元治, 二ツ谷 知士, 細金 明, 大庭 敦, 寺田 康, 味香 夏夫, 九ノ里 勇一, 畑中 正宏, 三好 寛和, 吉原 務, 宇治 勇司, 松尾 章則, 谷口 泰広, 木口 康男,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) DINOR型セルを用い3.3V単一動作の高速ランダムアクセス16Mビットフラッシュメモリを開発した。消去単位を64Kバイト毎(セル面積を1.35μmx1.4μmに縮小)とし、さらにメモリアレイを最小にするアレイ構成を開発した。高速アクセスを得るために選択トランジスタの分散配置構成をとり、十分なセル電流を確保しアクセス時間47nsを実現した。さらにプログラムベリファイ時のビット線シールド手法、トリプルウェルを利用した高効率チャージポンプ、負ポンプの制御回路等の新奇技術についても報告する。
抄録(英) A 16M bit 3.3V only DINOR flash memory whose erase unit is 64K byte has been developped. The memory cell size and the chip size are 1.35μm x 1.4 μm and 8.27mm x 9.3mm, respectively. We propose a new program verify scheme which utilizes bit-line shield and high performance positive charge pump circuit utilizing triple well p-n diode which can disregard the body effect of the MOS transistor. Utilizing these technologies, 47ns high speed random access time and 0.8V Vth distribution of the memory cells have been accomplished.
キーワード(和) フラッシュメモリ / ビット線シールド / チャージポンプ / 負ポンプ制御
キーワード(英) Flash memory / shielded bit line / charge pump / negative voltage control
資料番号
発行日

研究会情報
研究会 ICD
開催期間 1995/5/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 3.3V単一電源、16MビットDINOR型フラッシュメモリ
サブタイトル(和)
タイトル(英) A 3.3V Only 16Mb DINOR Flash Memory
サブタイトル(和)
キーワード(1)(和/英) フラッシュメモリ / Flash memory
キーワード(2)(和/英) ビット線シールド / shielded bit line
キーワード(3)(和/英) チャージポンプ / charge pump
キーワード(4)(和/英) 負ポンプ制御 / negative voltage control
第 1 著者 氏名(和/英) 小林 真一 / S. Kobayashi
第 1 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 2 著者 氏名(和/英) 三原 雅章 / M. Mihara
第 2 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 3 著者 氏名(和/英) 宮脇 好和 / Y. Miyawaki
第 3 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 4 著者 氏名(和/英) 石井 元治 / M. Ishii
第 4 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 5 著者 氏名(和/英) 二ツ谷 知士 / T. Futatsuya
第 5 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 6 著者 氏名(和/英) 細金 明 / A. Hosogane
第 6 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 7 著者 氏名(和/英) 大庭 敦 / A. Ohba
第 7 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 8 著者 氏名(和/英) 寺田 康 / Y. Terada
第 8 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 9 著者 氏名(和/英) 味香 夏夫 / N. Ajika
第 9 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 10 著者 氏名(和/英) 九ノ里 勇一 / Y. Kunori
第 10 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 11 著者 氏名(和/英) 畑中 正宏 / M. Hatanaka
第 11 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 12 著者 氏名(和/英) 三好 寛和 / H. Miyoshi
第 12 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 13 著者 氏名(和/英) 吉原 務 / T. Yoshihara
第 13 著者 所属(和/英) 三菱電機株式会社ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 14 著者 氏名(和/英) 宇治 勇司 / Y. Uji
第 14 著者 所属(和/英) 株式会社日立製作所半導体事業部
Semiconductor & Integrated Circuits Div. Hitachi Ltd.
第 15 著者 氏名(和/英) 松尾 章則 / A. Matsuo
第 15 著者 所属(和/英) 株式会社日立製作所半導体事業部
Semiconductor & Integrated Circuits Div. Hitachi Ltd.
第 16 著者 氏名(和/英) 谷口 泰広 / Y. Taniguchi
第 16 著者 所属(和/英) 株式会社日立製作所半導体事業部
Semiconductor & Integrated Circuits Div. Hitachi Ltd.
第 17 著者 氏名(和/英) 木口 康男 / Y. Kiguchi
第 17 著者 所属(和/英) 株式会社日立製作所半導体事業部
Semiconductor & Integrated Circuits Div. Hitachi Ltd.
発表年月日 1995/5/26
資料番号
巻番号(vol) vol.95
号番号(no) 72
ページ範囲 pp.-
ページ数 8
発行日