講演名 1995/5/26
3GHz CMOS MUX/DEMUX回路
安田 禎之, 大友 祐輔, 井野 正行, 門 勇一, 土屋 敏章,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 直並列変換回路の基本であるMultiplexer/Demultiplexer(MUX/DEMUX)は、インターフェイスの高速・シリアル化が必須である高速通信用LSIを実現するキー部品である。消費電力の削減と待機状態保持の必要からCMOSスタティック型を前提として、MUX/DEMUX回路の高速化を検討した。F/Fは、内部の平均負荷容量が小さく、相補出力信号の位相が揃う特徴をもつダブルレール型とし、高速化に適した2:1セレクタ型MUX、1/2分周型DEMUX回路を設計した。0.25μmSIMOXプロセスを用いて試作、評価の結果、電源電圧2.2Vに於いてMUX回路が2.98GHz、DEMUX回路が4.55GHzで動作可能であることを確認した。
抄録(英) A Multiplexer/Demultiplexer(MUX/DEMUX) circuit is a key component for LSIs in high-speed telecommunication systems. We developed a static CMOS circuit technology for a low-power and high-speed MUX/DEMUX circuit. Internal mean capacitance in the double rail flip/flop (DR F/F) is smaller than in single rail one. Because of its symmetric structure, a signal put out from DR F/F is balanced. Having these characteristics, DR F/F is suitable for high speed operation. We designed a 2:1 selector type 4:1 MUX circuit and a 1/2 divider type 1:4 DEMUX circuit with DR F/Fs. Experimental results using 0.25-um SIMOX device process technology show the MUX and DEMUX circuit can respectively operate at 2.98GHz and 4.55GHz at 2.2V supply voltage.
キーワード(和) CMOS / MUX/DEMUX / 平均負荷容量 / 位相 / ダブルレール型F/F / 0.25umSIMOXプロセス
キーワード(英) CMOS / MUX/DEMUX / mean capacitance / phase / DR F/F / 0.25um SIMOX device process technology
資料番号
発行日

研究会情報
研究会 ICD
開催期間 1995/5/26(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 3GHz CMOS MUX/DEMUX回路
サブタイトル(和)
タイトル(英) A 3-GHz CMOS MUX/DEMUX Circuit
サブタイトル(和)
キーワード(1)(和/英) CMOS / CMOS
キーワード(2)(和/英) MUX/DEMUX / MUX/DEMUX
キーワード(3)(和/英) 平均負荷容量 / mean capacitance
キーワード(4)(和/英) 位相 / phase
キーワード(5)(和/英) ダブルレール型F/F / DR F/F
キーワード(6)(和/英) 0.25umSIMOXプロセス / 0.25um SIMOX device process technology
第 1 著者 氏名(和/英) 安田 禎之 / Sadayuki Yasuda
第 1 著者 所属(和/英) NTT LSI研究所
NTT LSI Laboratories
第 2 著者 氏名(和/英) 大友 祐輔 / Yusuke Ohtomo
第 2 著者 所属(和/英) NTT LSI研究所
NTT LSI Laboratories
第 3 著者 氏名(和/英) 井野 正行 / Masayuki Ino
第 3 著者 所属(和/英) NTT LSI研究所
NTT LSI Laboratories
第 4 著者 氏名(和/英) 門 勇一 / Yuichi Kado
第 4 著者 所属(和/英) NTT LSI研究所
NTT LSI Laboratories
第 5 著者 氏名(和/英) 土屋 敏章 / Toshiaki Tsuchiya
第 5 著者 所属(和/英) NTT LSI研究所
NTT LSI Laboratories
発表年月日 1995/5/26
資料番号
巻番号(vol) vol.95
号番号(no) 72
ページ範囲 pp.-
ページ数 8
発行日