講演名 | 1993/10/22 低電圧駆動MUSE-LSIセットの開発 : 第2.5世代MUSE-LSIセット 高橋 秀長, 大坪 公太, 小川 清隆, 乙部 幸男, 小檜山 清之, 浅見 文孝, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 第2世代MUSE-LSIセットの開発実績, 利用実績を踏まえ、第2.5世代MUSE-LSIセットを開発した。低電圧駆動により、各LSIの消費電力を第2世代の約半分にまで削減、プラスチックパッケージに搭載。また第2世代の時間軸伸張LSIと出力処理LSIを統合し、新出力処理LSIとしてチップ化。新出力処理LSIは主要LSI数(映像部)を第2世代の5個から4個へと削減する。アナログ部、メモリ部との整合性を確保するためにレベルコンバータも開発。本レベルコンバータの開発によりアナログ部、メモリ部は既存部品がそのまま使用できる。本LSIセットは第2世代との互換性を持ちながら、低電圧駆動によるプラスチックパッケージ化とチップ統合を実現している為、MUSEデコーダの一層の低価格化と低電力化を可能とする。 |
抄録(英) | A 2.5 generation MUSE chip set was developed using previously developed 2nd generation MUSE chips as a basis.Main enhancements are the following:reduction of the operating voltage in order to reduce power consumption by approximately 50% so that the chips could be mounted on low cost plastic packages;mounting of 2nd generation time axis expansion LSI and output process LSI onto a single chip so that chip count was reduced from 5 to 4. To remain compatible with standard 5 volts operation voltage analog & memory circuits,a level converter IC was also developed. The new 2.5 generation chips takes reduction in cost and power consumption one step further. |
キーワード(和) | ハイビジョン / ミューズ / 低電圧駆動 |
キーワード(英) | HDTV / MUSE / low voltage operation |
資料番号 | ICD93-115 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1993/10/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 低電圧駆動MUSE-LSIセットの開発 : 第2.5世代MUSE-LSIセット |
サブタイトル(和) | |
タイトル(英) | Development of low operating voltage MUSE LSI chip set |
サブタイトル(和) | |
キーワード(1)(和/英) | ハイビジョン / HDTV |
キーワード(2)(和/英) | ミューズ / MUSE |
キーワード(3)(和/英) | 低電圧駆動 / low voltage operation |
第 1 著者 氏名(和/英) | 高橋 秀長 / Hidenaga Takahashi |
第 1 著者 所属(和/英) | 富士通研究所Pプロジェクト部 Fujitsu Laboratories P Project group |
第 2 著者 氏名(和/英) | 大坪 公太 / Kota Otsubo |
第 2 著者 所属(和/英) | 富士通研究所Pプロジェクト部 Fujitsu Laboratories P Project group |
第 3 著者 氏名(和/英) | 小川 清隆 / Kiyotaka Ogawa |
第 3 著者 所属(和/英) | 富士通研究所Pプロジェクト部 Fujitsu Laboratories P Project group |
第 4 著者 氏名(和/英) | 乙部 幸男 / Yukio Otobe |
第 4 著者 所属(和/英) | 富士通研究所Pプロジェクト部 Fujitsu Laboratories P Project group |
第 5 著者 氏名(和/英) | 小檜山 清之 / Kiyoshi Kohiyama |
第 5 著者 所属(和/英) | 富士通研究所Pプロジェクト部 Fujitsu Laboratories P Project group |
第 6 著者 氏名(和/英) | 浅見 文孝 / Fumitaka Asami |
第 6 著者 所属(和/英) | 富士通電子デバイス事業本部 Fujitsu System LSI design department |
発表年月日 | 1993/10/22 |
資料番号 | ICD93-115 |
巻番号(vol) | vol.93 |
号番号(no) | 288 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |