| 講演名 | 1993/8/19 連想メモリを用いた自動車衝突チェック用VLSIプロセッサのアーキテクチャ 張山 昌論, 亀山 充隆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 自動車の自律的衝突回避のための知能情報処理は、人間に代わり未然に危険を検出し警報を与えるなどにより安全性を確保する点から重要な課題になると予想される。その基本処理として衝突チェックが重要になるが、自動車と障害物の空間占有情報の照合と座標変換を高速に行なう必要があり、専用VLSIによる高速化が不可欠である。本稿では、照合の高速化のための連想メモリと高速座標変換のための座標変換プロセッサ要素を複数個用いた並列アーキテクチャを提案する。これにより、汎用プロセッサと比較して飛躍的な性能向上を図れることを明らかにする。 |
| 抄録(英) | Since carelessness in driving causes a terrible traffic accident, it is an important subject for a vehicle to avoid collision autonomously.Real-time collision detection between a vehicle and obstacles will be a key target for the next-generation car electronics system.In collision detection,a large storage capacity is usually required to store the 3-D information on the obstacles located in a workspace.Moreover,high-computational power is essential in not only coordinate transformation but also matching operation.In the proposed collision detection VLSI processor,the matching operation is drastically accelerated by using a Content- Addressable Memory(CAM)which evaluates the magnitude relationships between an input word and all the stored words in parallel.An new obstacle representation based a union of rectangular solids is also used to reduce the obstacle memory capacity,so that collision detection can be performed by only magnitude comparison in parallel.Parallel architecture using several identical processor elements(PEs)is employed to perform the coordinate transformation at high speed,and each PE performs coordinate transformation at high speed based on the COordinate Rotation DIgital Computation algorithms.When 100 PEs are used,the performance is evaluated to be more than one million times higher than that of the 28.5 MIPS workstation. |
| キーワード(和) | 専用VLSI / 衝突回避 / 連想メモリ / 直方体表現 |
| キーワード(英) | Special-purpose VLSI / collision avoidance / Content-Addressable Memory / Rectangular solid representation |
| 資料番号 | ICD93-71 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1993/8/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 連想メモリを用いた自動車衝突チェック用VLSIプロセッサのアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | Architecture of a CAM-Based Collision Detection VLSI Processor for a Vehicle |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 専用VLSI / Special-purpose VLSI |
| キーワード(2)（和/英） | 衝突回避 / collision avoidance |
| キーワード(3)（和/英） | 連想メモリ / Content-Addressable Memory |
| キーワード(4)（和/英） | 直方体表現 / Rectangular solid representation |
| 第 1 著者 氏名（和/英） | 張山 昌論 / Masanori Hariyama |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Science,Tohoku University |
| 第 2 著者 氏名（和/英） | 亀山 充隆 / Michitaka Kameyama |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Science,Tohoku University |
| 発表年月日 | 1993/8/19 |
| 資料番号 | ICD93-71 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 187 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |