| 講演名 | 1996/4/25 [特別招待論文]メモリ-マルチプロセッサ一体型ASSP (Application-Specific Standard Product)アーキテクチャ : PPRAM 村上 和彰, 岩下 茂信, 宮嶋 浩志, 白川 暁, 吉井 卓, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 順調に成長を続ける半導体技術を背景にして,今日のコンピュータ・システムが直面している技術的課題を解決することを目的に, PPRAM(Parallel Processing Random Access Memory, Practical Parallel Random Access Machine)と呼ぶ新しい半導体機能部品(ASSP : Application-Specific Standard Product)を提案している.PPRAMとは,一言で言えば「(i)大容量メモリおよび複数のプロセッサを1チップに集積し(メモリーマルチプロセッサー体型チップ),(ii)本質的に高いオンチップ・メモリ・バンド巾を活用するために分散メモリ型オンチップ・マルチプロセッサ構成を採り,(iii)本質的に低いチップ内通信レイテンシを活用するために,共有グローバル・レジスタ・ファイルを設けてチップ内プロセッサ間通信/同期を行い(共有グローバル・レジスタ型オンチップ・マルチプロセッサ),そして,(iv)当部品を相互結合するだけで,任意機能,任意サイズ,任意性能のコンピュータ・案の技術的背景, PPRAMの定義,および,ASSPとしてのPPRAMについて述べている. |
| 抄録(英) | The authors have proposed a new ASSP (Application-Specific Standard Product) architecture, called PPRAM(Parallel Processing Random Access Memory, Practical Parallel Random Access Machine). PPRAMis (i) a monolithic-memory & multiprocessor chip architecture, which integrates multiprocessor and a large size of DRAM on a chip, (ii) a distributed-memory on-chip multiprocessor architecture, which exploits the inherently ultra-high on-chip-memory bandwidth, (iii) a shared-global-register on-chip multiprocessor architecture, which exploits the inherently ultra-low intra-chip communication latency, and (iv) a network-of-chips architecture, which allows scalable computer systems to be made of PPRA Mchips. This paper describes the background of the PPRAM project, the definition of PPRAM, and a hardware/software co-design with PPRAM. |
| キーワード(和) | マイクロプロセッサ / メモリーロジック混載チップ / ASSP / コデザイン |
| キーワード(英) | microprocessor / monolithic memory & logic chip / ASSP / hardware/software co-design |
| 資料番号 | ICD-96-13,CPSY-96-13,FTS-96-13 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1996/4/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | [特別招待論文]メモリ-マルチプロセッサ一体型ASSP (Application-Specific Standard Product)アーキテクチャ : PPRAM |
| サブタイトル（和） | |
| タイトル（英） | PPRAM : A Novel Monolithic-Memory & Multiprocessor ASSP (Application-Specific Standard Product) Architecture |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マイクロプロセッサ / microprocessor |
| キーワード(2)（和/英） | メモリーロジック混載チップ / monolithic memory & logic chip |
| キーワード(3)（和/英） | ASSP / ASSP |
| キーワード(4)（和/英） | コデザイン / hardware/software co-design |
| 第 1 著者 氏名（和/英） | 村上 和彰 / Kazuaki MURAKAMI |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering Graduate School of Information Science and Electrical Engineering Kyushu University |
| 第 2 著者 氏名（和/英） | 岩下 茂信 / Shigenobu IWASHITA |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering Graduate School of Information Science and Electrical Engineering Kyushu University |
| 第 3 著者 氏名（和/英） | 宮嶋 浩志 / Hiroshi MIYAJIMA |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering Graduate School of Information Science and Electrical Engineering Kyushu University |
| 第 4 著者 氏名（和/英） | 白川 暁 / Satoru SHIRAKAWA |
| 第 4 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering Graduate School of Information Science and Electrical Engineering Kyushu University |
| 第 5 著者 氏名（和/英） | 吉井 卓 / Takashi YOSHII |
| 第 5 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering Graduate School of Information Science and Electrical Engineering Kyushu University |
| 発表年月日 | 1996/4/25 |
| 資料番号 | ICD-96-13,CPSY-96-13,FTS-96-13 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 20 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |