| 講演名 | 1998/3/5 DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価 大津 拓, 甲斐 康司, 村上 知彰, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | DRAM/ロジック混載LSIでは, ロジック部から発生する高熱のためにチップ内の温度が答易に上昇し, DRAMセルのデータ保持時間が減少するという問題点が指摘されている.データ保持時間の減少の問題はDRAMリフレッシュの頻度を増加すれば本質的には解決可能だが, リフレッシュの増加はシステム性能の低下および消費電力の増加を招く.本論文では, この問題に対し, 無駄なリフレッシュを避けることによりDRAMリフレッシュ頻度を削減するアーキテクチャを提案している.加えて, データの再配置によってリフレッシュを削減する手法も示している.これらのアーキテクチャ, 手法をシミュレーションにより評価したところ, もっとも良い組合わせでは, ほとんどのベンチマークで従来のリフレッシュ法と比較して80%のリフレッシュ回数の削減率を得た.また, 通常アクセスを考慮に入れても, 幾つかのベンチマークでは50%以上の削減率であった. |
| 抄録(英) | In merged DRAM/logic LSIs, it is necessary to reduce the number of DRAM refreshes because of higher heat dissipation caused by the logic portion on the same chip.In order to overcome this problem, we propose several DRAM refresh architectures.The basic idea behind them is to eliminate unnecessary DRAM refreshes.In addition we propose a method for reducing the number of DRAM refreshes by relocating data.In order to evaluate these architectures and method, we have estimated the DRAM refresh count in executing benchmark programs under several models which simulate each combination of them.As a result, in the most effective combination, we have obtained more than 80% reduction against a conventional DRAM refresh architecture for most of benchmark programs.In addition to it, we have taken normal DRAM access into account, even then we have obtained more than 50% reduction for several benchmarks. |
| キーワード(和) | DRAM / DRAMリフレッシュ / DRAM/ロジック混載 / システムLSI / 低消費電力 |
| キーワード(英) | DRAM / DRAM refresh / merged DRAM/logic / system LSI / low power |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/3/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | DRAM/ロジック混載LSI向けDRAMリフレッシュ・アーキテクチャの評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluating DRAM Refresh Architectures for Merged DRAM/Logic LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DRAM / DRAM |
| キーワード(2)（和/英） | DRAMリフレッシュ / DRAM refresh |
| キーワード(3)（和/英） | DRAM/ロジック混載 / merged DRAM/logic |
| キーワード(4)（和/英） | システムLSI / system LSI |
| キーワード(5)（和/英） | 低消費電力 / low power |
| 第 1 著者 氏名（和/英） | 大津 拓 / Taku OHSAWA |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering, Kyushu University |
| 第 2 著者 氏名（和/英） | 甲斐 康司 / Koji KAI |
| 第 2 著者 所属（和/英） | (財)九州システム情報技術研究所 Institute of Systems & Information Technologies/KYUSHU |
| 第 3 著者 氏名（和/英） | 村上 知彰 / Kazuaki MURAKAMI |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学研究科情報工学専攻 Department of Computer Science and Communication Engineering, Kyushu University |
| 発表年月日 | 1998/3/5 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 578 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |