| 講演名 | 1998/3/5 ディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システム 戸川 望, 桜井 崇志, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, ディジタル信号処理向けプロセッサを対象としたハードウェア/ソフトウェア協調合成システムおよびシステムの核となるハードウェア/ソフトウェア分割手法を提案する.合成されるプロセッサは, 複数個の命令を同時に実行するVLIWタイプのプロセッサであり, プロセッサカーネルに加えて, 複数個のデータメモリバス構成(Xバス, Yバス), ハードウェアループ, アドレッシングユニット, 複数個の演算器を取ることを可能とする.これらの中からアプリケーションプログラム, データおよびハードウェアコストに応じて, 適当なハードウェアを選択することが可能となる.しかも, 5段階のパイプラインステージ(RISC型と呼ぶ)あるいは3段階のパイプラインステージ(DSP型)を取ることにより, RISCアーキテクチャに向くアプリケーションからDSPアーキテクチャに向くアプリケーションに対応してプロセッサを合成する.計算機実験により本システムを評価した結果を報告する. |
| 抄録(英) | This paper proposes a hardware/software cosynthesis system for processor cores of digital signal processing and a hardware/software partitioning algorithm which is one of the key issues for the system.The target processor has a VLIW-type core which can be composed of a processor kernel, multiple data memory buses(X-bus and Y-bus), hardware loops, addressing units, and multiple functional units.The processor kernel includes five pipeline stages(RISC-type kernel)or three pipeline stages(DSP-type kernel).The system synthesizes a processor core by selecting the required hardware units among them based on a given application program and data and the hardware costs.As a result, the synthesized processor core can range from RISC to DSP.The experimental results show the effectiveness of our system and hardware/software partitioning algorithm. |
| キーワード(和) | ハードウェア/ソフトウェア協調合成 / ハードウェア/ソフトウェア分割 / プロセッサコア / ディジタル信号処理 |
| キーワード(英) | hardware/software cosynthesis / hardware/software partitioning / processor core / digital signal processing |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1998/3/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システム |
| サブタイトル（和） | |
| タイトル（英） | A Hardware/software Cosynthesis System for Processor Cores of Digital Signal Processing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウェア協調合成 / hardware/software cosynthesis |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア分割 / hardware/software partitioning |
| キーワード(3)（和/英） | プロセッサコア / processor core |
| キーワード(4)（和/英） | ディジタル信号処理 / digital signal processing |
| 第 1 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering |
| 第 2 著者 氏名（和/英） | 桜井 崇志 / Takashi SAKURAI |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept.of Electronics, Information and Communication Engineering |
| 発表年月日 | 1998/3/5 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 578 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |