講演名	1997/10/16 マルチガギガビット時代のDRAM回路設計技術 有本 和民,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	微細化によるビットコスト低減でトレンドに沿って大容量化/高性能化を進めてきたDRAMであるが, 微細化が physical limitに近づくにつれてさまざまな技術課題が顕在化してきている. このような状況下で従来のトレンドを維持していくための技術や、一方でシステムインテグレーションという言葉に代表される従来のDRAMのトレンドをブレークスルーする技術開発が叫ばれる中での今後のDRAMに要求される技術とは何か?これらの課題を克服していく技術を回路設計技術に主眼をおいて, マルチギガビット時代のDRAMについての展望を述べる.
抄録(英)	This paper describes amulti giga bit DRAM technologies focused on circuit design. Process and device technique less than 0.15um induce some kind of problems to achieve high performance DRAM. To solve these problems, key circuits design technique have been introduced as follows. Sense amplifire circuits and low Vth transistor logic with power management are useful for high spped at low voltage. Long data retaintion cuircuit technique good for mobile equipments is required. Additionally, testability, redundancy and new device structure DRAM are presented. These circuit technologies will provide not only multi giga bit DRAM but also multi media system LSI near future.
キーワード(和)	ギガビットDRAM / 高速・低消費電力DRAM / 多機能DRAM / SOI DRAM
キーワード(英)	Giga bit DRAM / High speed low power DRAM / Multi function DRAM / SOI DRAM
資料番号	ICD97-150-158
発行日

研究会情報
研究会	ICD
開催期間	1997/10/16(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Integrated Circuits and Devices (ICD)
本文の言語	JPN
タイトル（和）	マルチガギガビット時代のDRAM回路設計技術
サブタイトル（和）
タイトル（英）	Circuit Design Technique for Multi-giga-bit DRAMs
サブタイトル（和）
キーワード(1)（和/英）	ギガビットDRAM / Giga bit DRAM
キーワード(2)（和/英）	高速・低消費電力DRAM / High speed low power DRAM
キーワード(3)（和/英）	多機能DRAM / Multi function DRAM
キーワード(4)（和/英）	SOI DRAM / SOI DRAM
第 1 著者 氏名（和/英）	有本 和民 / K. Arimoto
第 1 著者 所属（和/英）	三菱電機ULSI開発研究所 ULSI Lab. Mitsubishi Electric Corp.
発表年月日	1997/10/16
資料番号	ICD97-150-158
巻番号（vol）	vol.97
号番号（no）	318
ページ範囲	pp.-
ページ数	7
発行日