| 講演名 | 1997/10/16 二電源低消費電力設計手法とパワー解析 金沢 正博, 宇佐美 公良, 五十嵐 睦典, 石川 貴史, 野上 一孝, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 二電源低消費電力設計手法は, LSIのコア内部で, 従来電源電圧(VDDH)と低電源電圧(VDDL)を使って低消費電力化する手法である. 論理回路のノン・クリティカルパスのみ, VDDLで動作させることで, 高性能の維持と低消費電力を同時に達成することができる. この二電源低消費電力設計手法は, 二電源混在構造の生成CADと自動レイアウト手法からなり, メディアプロセッサ Mpact^ |
| 抄録(英) | This paper describes a low-power design methodology utilizing dual supply voltages. Both of the original supply voltage VDDH and a reduced supply voltage VDDL are used in a core of an LSI for reducing power. By making non-critical paths operate at VDDL, power reduction can be achieved keeping high performance. Key components of this methodology are a synthesis CAD tool of the structure with dual supply voltages and an automatic layout technique. We applied the methodology to random logic parts of a media processor Mpact^ |
| キーワード(和) | 低消費電力 / 二電源 / ランダムロジック / メディアプロセッサ / CAD |
| キーワード(英) | Low-Power / dual supply voltages / random logic / media processor / CAD |
| 資料番号 | ICD97-150-158 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/10/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 二電源低消費電力設計手法とパワー解析 |
| サブタイトル（和） | |
| タイトル（英） | A Low-Power Design Methodology utilizing dual supply Voltages and Power Analysis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低消費電力 / Low-Power |
| キーワード(2)（和/英） | 二電源 / dual supply voltages |
| キーワード(3)（和/英） | ランダムロジック / random logic |
| キーワード(4)（和/英） | メディアプロセッサ / media processor |
| キーワード(5)（和/英） | CAD / CAD |
| 第 1 著者 氏名（和/英） | 金沢 正博 / Masahiro Kanazawa |
| 第 1 著者 所属（和/英） | (株)東芝 半導体事業本部 Semiconductor Division, TOSHIBA Corp. |
| 第 2 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 2 著者 所属（和/英） | (株)東芝 半導体事業本部 Semiconductor Division, TOSHIBA Corp. |
| 第 3 著者 氏名（和/英） | 五十嵐 睦典 / Mutsunori Igarashi |
| 第 3 著者 所属（和/英） | (株)東芝 半導体事業本部 Semiconductor Division, TOSHIBA Corp. |
| 第 4 著者 氏名（和/英） | 石川 貴史 / Takashi Ishikawa |
| 第 4 著者 所属（和/英） | (株)東芝 半導体事業本部 Semiconductor Division, TOSHIBA Corp. |
| 第 5 著者 氏名（和/英） | 野上 一孝 / Kazutaka Nogami |
| 第 5 著者 所属（和/英） | (株)東芝 半導体事業本部 Semiconductor Division, TOSHIBA Corp. |
| 発表年月日 | 1997/10/16 |
| 資料番号 | ICD97-150-158 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 318 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |