| 講演名 | 1997/8/22 AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路 深石 宗生, 中村 聡, 田島 章雄, 木下 靖, 末村 剛彦, 鈴木 久満, 井谷 俊郎, 宮本 秀信, 逸見 直也, 山崎 亨, 四柳 道夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高速なクロックリカバリ回路実現のためAV-DSPD(Absolute Value of Divided Signal Phase Differences)アーキテクチャを提案し、4.25GHz動作のBiCMOSクロックリカバリ回路を開発した。本アーキテクチャでは、位相比較器の動作速度が入力NRZデータの伝送速度の半分に緩和されるため、従来に比べ倍の速度で動作する。NRZデータから抽出されたクロック信号のピークtoピークジッタは40ps、チップの有功面積は730μm×380μm、電源電圧3.3Vで消費電力は150mWであった。 |
| 抄録(英) | An AV-DSPD architecture to achieve an operation frequency two times higher than that of an internal phase detector is proposed, which limits the conventional clock recovery circuit (CRC). A VCO of the CRC is controlled by the absolute value of divided signal phase differences (AV-DSPD). Based of the AV-DSPD architecture, a 4.25GHz CRC suitable for NRZ data stream has been developed using BiCMOS technology. Peak to peak jitter of the recovered 4.25GHz clock is 40ps, power consumption is 150mW at 3.3V supply voltage. |
| キーワード(和) | クロックリカバリPLL / 分周 / 絶対値 / 0.25μm BiCMOS |
| キーワード(英) | clock recovery PLL / divided signal / absolute value / 0.25μm BICMOS |
| 資料番号 | ICD97-117 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/8/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路 |
| サブタイトル（和） | |
| タイトル（英） | A 4.25GHz BiCMOS Clock Recovery Circuit with an AV-DSPD Architecture for NRZ Data Stream |
| サブタイトル（和） | |
| キーワード(1)（和/英） | クロックリカバリPLL / clock recovery PLL |
| キーワード(2)（和/英） | 分周 / divided signal |
| キーワード(3)（和/英） | 絶対値 / absolute value |
| キーワード(4)（和/英） | 0.25μm BiCMOS / 0.25μm BICMOS |
| 第 1 著者 氏名（和/英） | 深石 宗生 / Muneo Fukaishi |
| 第 1 著者 所属（和/英） | 日本電気(株)シリコンシステム研究所 Silicon Systems Research Labs., NEC Corporation |
| 第 2 著者 氏名（和/英） | 中村 聡 / Satoshi Nakamura |
| 第 2 著者 所属（和/英） | 日本電気(株)ULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 3 著者 氏名（和/英） | 田島 章雄 / Akio Tajima |
| 第 3 著者 所属（和/英） | 日本電気(株)C&Cメディア研究所 C&C Media Research Labs., NEC Corporation |
| 第 4 著者 氏名（和/英） | 木下 靖 / Yasushi Kinoshita |
| 第 4 著者 所属（和/英） | 日本電気(株)ULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 5 著者 氏名（和/英） | 末村 剛彦 / Yoshihiko Suemura |
| 第 5 著者 所属（和/英） | 日本電気(株)C&Cメディア研究所 C&C Media Research Labs., NEC Corporation |
| 第 6 著者 氏名（和/英） | 鈴木 久満 / Hisamitsu Suzuki |
| 第 6 著者 所属（和/英） | 日本電気(株)ULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 7 著者 氏名（和/英） | 井谷 俊郎 / Toshiro Itani |
| 第 7 著者 所属（和/英） | 日本電気(株)ULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 8 著者 氏名（和/英） | 宮本 秀信 / Hidenobu Miyamoto |
| 第 8 著者 所属（和/英） | 日本電気(株)ULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 9 著者 氏名（和/英） | 逸見 直也 / Naoya Henmi |
| 第 9 著者 所属（和/英） | 日本電気(株)C&Cメディア研究所 C&C Media Research Labs., NEC Corporation |
| 第 10 著者 氏名（和/英） | 山崎 亨 / Tohru Yamazaki |
| 第 10 著者 所属（和/英） | 日本電気(株)ULSIデバイス開発研究所 ULSI Device Development Labs., NEC Corporation |
| 第 11 著者 氏名（和/英） | 四柳 道夫 / Michio Yotsuya |
| 第 11 著者 所属（和/英） | 日本電気(株)日本電気(株)シリコンシステム研究所 Silicon Systems Research Labs., NEC Corporation |
| 発表年月日 | 1997/8/22 |
| 資料番号 | ICD97-117 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 230 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |