| 講演名 | 1997/8/22 フローティングゲートを用いるアナログ積和演算回路のプロトタイプチップについて 坂井 丈泰, 永井 宏昌, 国島 貴志, 松本 隆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高速な画像処理のためのアプローチのひとつに、センサ・アレイと並列演算回路を一体化し、画像の入力と演算処理を同時に実行することを狙ったインテリジェント・センサあるいはビジョンチップなどと呼ばれるアーキテクチャがある。このための演算回路はコンパクトかつ低消費電力であることが要求されるが、我々はフローティングゲートを持つ差動増幅器を用いた方式を検討しており、本演算方式によりDCT演算回路を構成すれば画像圧縮センサの実現も考えられることを示した。本報告では、このフローティングゲート付差動増幅器について動作原理およびアプリケーションを概説し、さらに試作中のプロトタイプ・チップについてレイアウト作業の概況を報告する。 |
| 抄録(英) | The intelligent sensor is known as an architecture which can perform fast parallel image processing. An unit operation circuitry for intelligent sensors must take small areas and lower power dissipation, then we have considered of the differential amplifier with floating gate transistors. In particular, if DCT is implemented with this circuitry together with an array of photosensors, image compression sensor can be realized. In this report, we explain about the differential amplifier, its application, and prototype chip which is now under fabrication. |
| キーワード(和) | インテリジェントセンサ / 画像圧縮 / 離散コサイン変換 / ピジョンチップ / フローティングゲート |
| キーワード(英) | intelligent sensor / image compression / DCT / vision chip / floating gate |
| 資料番号 | ICD97-116 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/8/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フローティングゲートを用いるアナログ積和演算回路のプロトタイプチップについて |
| サブタイトル（和） | |
| タイトル（英） | Prototype Chips of the Analog Convolution Circuits with Floating Gate Transistors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | インテリジェントセンサ / intelligent sensor |
| キーワード(2)（和/英） | 画像圧縮 / image compression |
| キーワード(3)（和/英） | 離散コサイン変換 / DCT |
| キーワード(4)（和/英） | ピジョンチップ / vision chip |
| キーワード(5)（和/英） | フローティングゲート / floating gate |
| 第 1 著者 氏名（和/英） | 坂井 丈泰 / Takeyasu Sakai |
| 第 1 著者 所属（和/英） | 運輸省電子航法研究所 Electronic Navigation Research Institute, Ministry of Transport |
| 第 2 著者 氏名（和/英） | 永井 宏昌 / Hiromasa Nagai |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電気電子情報工学科 Department of Electrical, Electronics and computer Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 国島 貴志 / Takashi Kunishima |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電気電子情報工学科 Department of Electrical, Electronics and computer Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 松本 隆 / Takashi Matsumoto |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電気電子情報工学科 Department of Electrical, Electronics and computer Engineering, Waseda University |
| 発表年月日 | 1997/8/22 |
| 資料番号 | ICD97-116 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 230 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |