講演名 | 1997/8/22 HDD用トレリス符号化PRML信号処理LSIの開発 小路 法男, 小松 禎浩, 渡辺 慎一, 山下 雅史, 源代 裕治, 米沢 克行, 仙波 公正, 赤星 弘之, 林 信裕, 島野 嘉治, 内田 雅貴, 矢田 博昭, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | チャネル符号にRate 8/10 Partitioned Matched Spectral Null符号を用いたPRML HDD用信号処理LSIを開発した。この符号は、従来のPR4MLに比べ約3dBまでS/Nが悪化しても同等のエラーレートが得られ、その分記録密度を高める事ができる。マルチチップモジュールを採用し、バイポーラチップとCMOSチップのそれぞれに最新のプロセスを用いた。PR4等化には、新回路形式のアナログ7ポール2ゼロ等リップルフィルタと、ディジタルの3タップFIR適応フィルタを用い、媒体の特性変化に対応した。クロックリカバリーPLLには、特性を信号周波数に自動調整するループフィルタを工夫した。バイポーラチップは28.6k素子で3.88×6.28mm^2、CMOSチップは41kゲートで2.27×5.37mm^2である。消費電力は各580mW、270mW@100MHzとモールドパッケージに収まる値に出来た。 |
抄録(英) | A PRML read-channel LSI for HDD that adapts rate 8/10 partitioned matched spectral null code is successfully developed. The code has 3 dB advantage over the conventional PR4ML, enabling higher recording density. Multi-chip module implementation allowed to use up-to-date processes both in analog and digital sections. The partial response equalizer consists of two parts: a new topology 7-pole 2-zero equi-ripple analog filter and a 3-tap FIR adaptive digital filter. The former realizes sufficient equalization while the latter absorbs the media variation. The clock recovery PLL is devised to have constant 4 and proportional ωn to data rate. The bipolar chip is 28.6k elements, 3.88×6.28 mm^2 and 580mW. The CMOS chip is 41k gates, 2.27×5.37mm^2 and 270mW@100MHz. |
キーワード(和) | トレリス符号 / MSN符号 / PRML / フィルタ / PLL / 信号処理 |
キーワード(英) | trellis code / MSN code / PRML / filter / PLL / signal processing |
資料番号 | ICD97-113 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1997/8/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | HDD用トレリス符号化PRML信号処理LSIの開発 |
サブタイトル(和) | |
タイトル(英) | Trellis-coded PRML read-channel LSI for HDD |
サブタイトル(和) | |
キーワード(1)(和/英) | トレリス符号 / trellis code |
キーワード(2)(和/英) | MSN符号 / MSN code |
キーワード(3)(和/英) | PRML / PRML |
キーワード(4)(和/英) | フィルタ / filter |
キーワード(5)(和/英) | PLL / PLL |
キーワード(6)(和/英) | 信号処理 / signal processing |
第 1 著者 氏名(和/英) | 小路 法男 / Norio Shoji |
第 1 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 2 著者 氏名(和/英) | 小松 禎浩 / Yoshihiro Komatsu |
第 2 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 3 著者 氏名(和/英) | 渡辺 慎一 / Shinichi Watanabe |
第 3 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 4 著者 氏名(和/英) | 山下 雅史 / Masafumi Yamashita |
第 4 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 5 著者 氏名(和/英) | 源代 裕治 / Yuji Gendai |
第 5 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 6 著者 氏名(和/英) | 米沢 克行 / Katsuyuki Yonezawa |
第 6 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 7 著者 氏名(和/英) | 仙波 公正 / Kimimasa Senba |
第 7 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 8 著者 氏名(和/英) | 赤星 弘之 / Hiroyuki Akahoshi |
第 8 著者 所属(和/英) | ソニー国分株式会社 Sony Kokubu Corporation |
第 9 著者 氏名(和/英) | 林 信裕 / Nobuhiro Hayashi |
第 9 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 10 著者 氏名(和/英) | 島野 嘉治 / Yoshiharu Shimano |
第 10 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 11 著者 氏名(和/英) | 内田 雅貴 / Masaki Uchida |
第 11 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
第 12 著者 氏名(和/英) | 矢田 博昭 / Hiroaki Yada |
第 12 著者 所属(和/英) | ソニー株式会社 Sony Corporation |
発表年月日 | 1997/8/22 |
資料番号 | ICD97-113 |
巻番号(vol) | vol.97 |
号番号(no) | 230 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |