講演名 1997/8/22
Charge Packet Count技術を用いたPWM信号積和演算回路
野間崎 大輔, 米田 尚弘, 永田 真, 岩田 穆,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) スイッチト電流積分法に基づいたPWM信号の多入力並列積和演算では、積分電圧の上限により演算規模が制限される。積分電荷を基準電荷ごとにパルスに変換することでこの問題を解決するCPC技術を用いたPWM信号積和演算回路を0.8μmCMOSで試作して演算性能を評価し、20V以上の等価積分電圧と、8ビットの演算精度を得た。
抄録(英) As for a multiply-accumulation (MAC) of parallel PWM signals based on the switched current integration technique, its operation scale is limited by the range of linear integration voltage. A 0.8umCMOS PWM-MAC is designed on the basis of a charge Packet Counting technique where integration charge is transformed into a pulse in every charge reference. The technique resolves the above problem and test chip demonstrates more than 20V of equivalent integration voltage and 8bit accuracy.
キーワード(和) スイッチト電流積分法 / アナログデジタル融合 / CPC / パルス幅変調 / 積和演算
キーワード(英) Switched Current Integration Technique / Analog Digital merged circuit / CPC / PWM / MAC
資料番号 ICD97-108
発行日

研究会情報
研究会 ICD
開催期間 1997/8/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) Charge Packet Count技術を用いたPWM信号積和演算回路
サブタイトル(和)
タイトル(英) A PWM Signal Multiply-Accumulate Circuit using a Charge Packet Counting Technique
サブタイトル(和)
キーワード(1)(和/英) スイッチト電流積分法 / Switched Current Integration Technique
キーワード(2)(和/英) アナログデジタル融合 / Analog Digital merged circuit
キーワード(3)(和/英) CPC / CPC
キーワード(4)(和/英) パルス幅変調 / PWM
キーワード(5)(和/英) 積和演算 / MAC
第 1 著者 氏名(和/英) 野間崎 大輔 / Daisuke Nomasaki
第 1 著者 所属(和/英) 広島大学工学部
Faculty of Engineering, Hiroshima University
第 2 著者 氏名(和/英) 米田 尚弘 / Takahiro Yoneda
第 2 著者 所属(和/英) 広島大学工学部:(現)沖電気工業
Faculty of Engineering, Hiroshima University
第 3 著者 氏名(和/英) 永田 真 / Makoto Nagata
第 3 著者 所属(和/英) 広島大学工学部
Faculty of Engineering, Hiroshima University
第 4 著者 氏名(和/英) 岩田 穆 / Atsushi Iwata
第 4 著者 所属(和/英) 広島大学工学部
Faculty of Engineering, Hiroshima University
発表年月日 1997/8/22
資料番号 ICD97-108
巻番号(vol) vol.97
号番号(no) 230
ページ範囲 pp.-
ページ数 8
発行日