講演名 | 1997/6/19 低電圧化に向けたフルデジタルPLLの開発 石見 幸一, 澤井 克典, 清水 一禎, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 全てデジタルCMOS回路で構成された, フルデジタルPLLを開発, 32bit-RISCマイクロプロセッサに内蔵した. デジタルディレイラインの遅延をデジタルカウンタで制御することで, 発振周波数及び位相を制御する. 5~30MHzの入力クロックを4逓倍し, 20~120MHzのクロックを出力する. 電源電圧3.8V~2.8V, 周囲温度75℃~-5℃でのジッタは400ps以下. 0.6V~5.3Vの広い電圧範囲で動作する. 従来のアナログPLLに比べ, パワーマネージメント機能にも適する. |
抄録(英) | A Full-Digital PLL fully integrated with digital CMOS circuits has been developed and was built into 32bit-RISC microprocessor. The oscillation frequency and the phase are adjusted by controlling the delay of digital delay-line with a digital counter. The Input clock frequency is multiplied by 4, and the range of output clock frequency is 20MHz to 120MHz. Measured jitter is 400ps or less, under the power supply voltage between 2.8V and 3.8V, and the ambient temperature between 75℃ and -5℃. It operates within the range of the power supply voltage between 0.6V and 5.3V. It is suitable for the power management function compared with conventional analog PLL. |
キーワード(和) | PLL / DLL / 低電圧 / クロック生成回路 / 逓倍 / ジッタ / パワーマネージメント |
キーワード(英) | PLL / DLL / Low power / Clock generator / Frequency multiplication / Jitter / Power management |
資料番号 | ED97-45 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1997/6/19(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 低電圧化に向けたフルデジタルPLLの開発 |
サブタイトル(和) | |
タイトル(英) | A Full-Digital PLL for Low Voltage LSIs |
サブタイトル(和) | |
キーワード(1)(和/英) | PLL / PLL |
キーワード(2)(和/英) | DLL / DLL |
キーワード(3)(和/英) | 低電圧 / Low power |
キーワード(4)(和/英) | クロック生成回路 / Clock generator |
キーワード(5)(和/英) | 逓倍 / Frequency multiplication |
キーワード(6)(和/英) | ジッタ / Jitter |
キーワード(7)(和/英) | パワーマネージメント / Power management |
第 1 著者 氏名(和/英) | 石見 幸一 / Kouichi Ishimi |
第 1 著者 所属(和/英) | 三菱電機株式会社マイコン・ASIC事業統括部 Microcomputer & ASIC Division, Mitsubishi Electric Corp. |
第 2 著者 氏名(和/英) | 澤井 克典 / Katsunori Sawai |
第 2 著者 所属(和/英) | 三菱電機株式会社マイコン・ASIC事業統括部 Microcomputer & ASIC Division, Mitsubishi Electric Corp. |
第 3 著者 氏名(和/英) | 清水 一禎 / Kazuyoshi Shimizu |
第 3 著者 所属(和/英) | 三菱電機株式会社マイコン・ASIC事業統括部 Microcomputer & ASIC Division, Mitsubishi Electric Corp. |
発表年月日 | 1997/6/19 |
資料番号 | ED97-45 |
巻番号(vol) | vol.97 |
号番号(no) | 110 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |