| 講演名 | 1997/6/19 高速通信用LSIにおけるSOI/CMOS 回路設計技術 廣田 尊則, 上田 公大, 和田 佳樹, 前田 茂伸, 益子 耕一郎, 浜野 尚徳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本報告では, 高速通信用LSIを実現するためのS0I/CM0S回路設計技術について述べる. SOI/CMOSデバイスの高速, 低電力のメリットを十分に引き出すためには, 小さなFO (ファンアウト)負荷で且つ短い配線で回路プロックを構成する必要があり, またパストランジスタロジックが有効であると考えられる. これらの検討結果をもとに, フリップフロップ回路とバッファ回路を提案する. 0.35μmプロセスにより1/8分周器と4ビットDEMUXを試作した結果, 電源電圧2.0Vにおいて, それぞれ2.8GHz, 1.6GHzの高速動作を確認した. |
| 抄録(英) | This paper compares circuit features between SOI/CMOS and bulk/CMOS devices to realize high-speed communication LSIs. It is required to design circuits with small fan outs and short wires to take advantage of low-power and high-speed SOI/CMOS devices to their fullest. Also, a pass transistor logic is suitable to take the advantages of SOI/CMOS devices. Based on these results, we propose a new flip-flop circuit and a buffer circuit for high-speed communication LSIs. An 8-bit frequency divider and a 4-bit demultiplexer were fabricated using the proposed circuits and 0.35μm process. The 8-bit divider and the 4-bit demultiplexer operated at 2.8GHz and 1.6GHz, respectively, at 2.0V. |
| キーワード(和) | マルチプレクサ / デマルチプレクサ / CMOSデバイス / SOI/CMOSデバイス / 低電力 / 高速 |
| キーワード(英) | multiplexer / demultiplexer / CMOS device / SOI/CMOS device / low-power / high-speed |
| 資料番号 | ED97-43 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/6/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速通信用LSIにおけるSOI/CMOS 回路設計技術 |
| サブタイトル（和） | |
| タイトル（英） | SOI/CMOS Circuit Design for High-speed Communication LSIs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチプレクサ / multiplexer |
| キーワード(2)（和/英） | デマルチプレクサ / demultiplexer |
| キーワード(3)（和/英） | CMOSデバイス / CMOS device |
| キーワード(4)（和/英） | SOI/CMOSデバイス / SOI/CMOS device |
| キーワード(5)（和/英） | 低電力 / low-power |
| キーワード(6)（和/英） | 高速 / high-speed |
| 第 1 著者 氏名（和/英） | 廣田 尊則 / Takanori HIROTA |
| 第 1 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 第 2 著者 氏名（和/英） | 上田 公大 / Kimio UEDA |
| 第 2 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 第 3 著者 氏名（和/英） | 和田 佳樹 / Yoshiki WADA |
| 第 3 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 ULSI Laboratory, Mitsubishi Electric Corp. |
| 第 4 著者 氏名（和/英） | 前田 茂伸 / Shigenobu MAEDA |
| 第 4 著者 所属（和/英） | 三菱電機(株) ULSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 第 5 著者 氏名（和/英） | 益子 耕一郎 / Koichiro MASHIKO |
| 第 5 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 第 6 著者 氏名（和/英） | 浜野 尚徳 / Hisanori HAMANO |
| 第 6 著者 所属（和/英） | 三菱電機(株)システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corp. |
| 発表年月日 | 1997/6/19 |
| 資料番号 | ED97-43 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 110 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |