講演名 1997/6/19
高性能DFFの検討
草場 律, 近藤 利夫,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) スタンダードセル部において占有面積が最も大きくなるDFFの小型化, 低電力化は, チップ全体のサイズ・消費電力低減に極めて有効である. 提案するDFFは, TSPC(True-single-phrase clocking)を実現したセミスタティック構成の回路であり, 従来の回路に対して, 消費電力低減, トグル周波数向上, ノイズ耐性改善の3つを達成することに成功している. また, NMOSがPMOSの倍近いトランジスタ数にもかかわらず, NMOSのみを多段化するレイアウトにより, 0.25μmプロセスで従来の小型DFFと同等以下の横幅ピッチ数を実現している.
抄録(英) It is very important to improve DFF in its area and consumption power because DFF significantly reduces the area and consumption power in VLSIs. The proposed DFF is a semi-static TSPC(True-single-phrase clocking) circuit, which achieves improvement in consumption power, toggle frequency and noise endurance. In spite of unmatched NMOS and PMOS numbers, the DFF is placed in the fewer wiring pitches than the conventional compact one by placing two series of NMOS transistors under 0.25μm process.
キーワード(和) フリップフロップ / セミスタティック / マスタスレーブ / 低電力化 / トグル周波数 / 標準セル
キーワード(英) DFF / TSPC / Semi-static / Low power / CMOS / LSI
資料番号 ED97-42
発行日

研究会情報
研究会 ICD
開催期間 1997/6/19(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 高性能DFFの検討
サブタイトル(和)
タイトル(英) High-performance TSPC DFF
サブタイトル(和)
キーワード(1)(和/英) フリップフロップ / DFF
キーワード(2)(和/英) セミスタティック / TSPC
キーワード(3)(和/英) マスタスレーブ / Semi-static
キーワード(4)(和/英) 低電力化 / Low power
キーワード(5)(和/英) トグル周波数 / CMOS
キーワード(6)(和/英) 標準セル / LSI
第 1 著者 氏名(和/英) 草場 律 / R. Kusaba
第 1 著者 所属(和/英) NTTシステムエレクトロニクス研究所
NTT System Electronics Laboratories
第 2 著者 氏名(和/英) 近藤 利夫 / T. Kondo
第 2 著者 所属(和/英) (現)NTTヒューマンインターフェイス研究所
(Present address)NTT Human Interface Laboratories
発表年月日 1997/6/19
資料番号 ED97-42
巻番号(vol) vol.97
号番号(no) 110
ページ範囲 pp.-
ページ数 6
発行日