講演名 | 1997/7/25 SOI基板を用いた5マスクCMOS技術 今井 清隆, 大西 秀明, 中村 弘幸, 松原 義久, 石上 隆司, 酒井 哲哉, 堀内 忠彦, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | LSI製造における大幅なコスト削減およびプロセス時間の短縮を目的として, SOI基板を用いた5マスクCMOS技術を提案する. カウンタードーピングによる不純物注入プロセス簡略化, カウンタードーピングに最適な完全空乏化型CMOS構造の採用, 薄膜SOI基板を用いた場合に問題となるソース/ドレイン抵抗低減のためのチタンシリサイド技術を統合することにより, 素子分離から第1層配線まで, マスク使用回数5回のみで製造可能となる. この技術の有効性を確認するため50nmのSOI上に0.25ミクロンCMOSを形成し, デバイス特性およびゲート遅延特性を評価した結果を述べる. |
抄録(英) | A 5-mask CMOS technology on a thin SOI film is presented. Channel doping, N^+/P^+ dual gate electrode doping and source/drain doping for NMOS and PMOS are performed with only 1 mask by utilizing counter doping. Furthermore, an ultra-thin Ti silicidation process is applied to reduce the high sheet resistance of thin SOI film to 9 Ω/sq. Applying these techniques to a 0.25-μm CMOS on a 50-nm SOI film, we achieved a drain current of 264 μA/μm for the NMOS, and 133 μA/μm for the PMOS at Vgs=Vds=1.5 V. |
キーワード(和) | CMOS / カウンタードーピング / 完全空乏 / チタンシリサイド / SOI |
キーワード(英) | CMOS / counter-doping / fully-depleted / titanium silicide / SOI |
資料番号 | ICD97-90 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1997/7/25(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | ENG |
タイトル(和) | SOI基板を用いた5マスクCMOS技術 |
サブタイトル(和) | |
タイトル(英) | A 5-Mask CMOS Technology utilizing SOI Substrate |
サブタイトル(和) | |
キーワード(1)(和/英) | CMOS / CMOS |
キーワード(2)(和/英) | カウンタードーピング / counter-doping |
キーワード(3)(和/英) | 完全空乏 / fully-depleted |
キーワード(4)(和/英) | チタンシリサイド / titanium silicide |
キーワード(5)(和/英) | SOI / SOI |
第 1 著者 氏名(和/英) | 今井 清隆 / Kiyotaka Imai |
第 1 著者 所属(和/英) | 日本電気株式会社 ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
第 2 著者 氏名(和/英) | 大西 秀明 / Hideaki Onishi |
第 2 著者 所属(和/英) | 日本電気株式会社 ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
第 3 著者 氏名(和/英) | 中村 弘幸 / Hiroyuki Nakamura |
第 3 著者 所属(和/英) | 日本電気株式会社 ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
第 4 著者 氏名(和/英) | 松原 義久 / Yoshihisa Matsubara |
第 4 著者 所属(和/英) | 日本電気株式会社 ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
第 5 著者 氏名(和/英) | 石上 隆司 / Takashi Ishigami |
第 5 著者 所属(和/英) | 日本電気株式会社 ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
第 6 著者 氏名(和/英) | 酒井 哲哉 / Tetsuya Sakai |
第 6 著者 所属(和/英) | 日本電気株式会社 ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
第 7 著者 氏名(和/英) | 堀内 忠彦 / Tadahiko Horiuchi |
第 7 著者 所属(和/英) | 日本電気株式会社 ULSIデバイス開発研究所 ULSI Device Development Laboratories, NEC Corporation |
発表年月日 | 1997/7/25 |
資料番号 | ICD97-90 |
巻番号(vol) | vol.97 |
号番号(no) | 198 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |