講演名 | 1997/7/25 ATMスイッチ用検索機能付きアドレスキュー 石脇 昌彦, 野谷 宏美, 近藤 晴房, 斉藤 泰孝, 岩部 睦, 川口 一雄, 北尾 雅哉, 中瀬 泰伸, 松田 吉雄, 徳田 健, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 検索機能付きアドレスキューを搭載した共通バッファ型ATMスイッチチップセットを開発した. チップセットは, ATMセルをオン・チップRAMに格納するバッファLSIと, バッファLSIのRAMの格納アドレスを管理するコントロールLSIで構成されている. 新たに開発した検索機能付きアドレスキューは, クロックの両エッジによってデータを転送するシフトレジスターFIFOと検索回路で構成されている/ シフトレジスターには, バッファLSIにおけるATMセルの格納アドレスが, ATMセルの宛先および優先処理の情報とともに格納されており, データ転送はクロック同期式のC素子で制御されている. このキューのレイアウト面積は5.8mn x 7.8mmになり, コントロールLSIにオン・チップ化することが可能になった. 0.5μmCMOSプロセスのチップで, 571megastgae/sec(@3.3V)のデータ転送速度を得た. |
抄録(英) | We developed a 622-Mb/s 32 x 8 shared buffering ATM switch chip set with searchable address queue. This chip set consists two LSIs; the Buffer LSI which stores ATM cells to on-chip RAM and the Control LSI which manages the address of the RAM. The key component of this Control LSI is a searchable address queue. This queue has a combination of a double-edge triggered shift register FIFO and a search circuit. These registers are controlled by clocked C elements and store the addresses with destination and delay priority of the ATM cells. Using this queue, the bit size is reduced to 4% as compared with the conventional FIFO and the layout size becomes 5.8mm x 7.8mm. As a result, the address queue can be integrated on one chip. This chip set was fabricated using 0.5-μm CMOS process technology. Inter-stage data shift speed is measured over 571 megastgae/sec at 3.3V. |
キーワード(和) | ATM / ATMスイッチ / 共通バッファ / 待ち行列装置 |
キーワード(英) | ATM / ATM switch / share buffer / queue |
資料番号 | ICD97-89 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1997/7/25(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | ENG |
タイトル(和) | ATMスイッチ用検索機能付きアドレスキュー |
サブタイトル(和) | |
タイトル(英) | Searchable Address Queue for ATM switch |
サブタイトル(和) | |
キーワード(1)(和/英) | ATM / ATM |
キーワード(2)(和/英) | ATMスイッチ / ATM switch |
キーワード(3)(和/英) | 共通バッファ / share buffer |
キーワード(4)(和/英) | 待ち行列装置 / queue |
第 1 著者 氏名(和/英) | 石脇 昌彦 / Masahiko Ishiwaki |
第 1 著者 所属(和/英) | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
第 2 著者 氏名(和/英) | 野谷 宏美 / Hiromi Notani |
第 2 著者 所属(和/英) | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
第 3 著者 氏名(和/英) | 近藤 晴房 / Harufusa Kondoh |
第 3 著者 所属(和/英) | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
第 4 著者 氏名(和/英) | 斉藤 泰孝 / Hirotaka Saito |
第 4 著者 所属(和/英) | 三菱電機株式会社情報通信システム開発センター Information & Communication System Development Center, Mitsubishi Electric Corppration |
第 5 著者 氏名(和/英) | 岩部 睦 / Atsushi Iwabu |
第 5 著者 所属(和/英) | 三菱電機エンジニアリング株式会社LSI設計センター LSI Engineering Office, Mitsubishi Electric Eng. Co., Ltd. |
第 6 著者 氏名(和/英) | 川口 一雄 / Kazuo Kawaguchi |
第 6 著者 所属(和/英) | 三菱電機エンジニアリング株式会社LSI設計センター LSI Engineering Office, Mitsubishi Electric Eng. Co., Ltd. |
第 7 著者 氏名(和/英) | 北尾 雅哉 / Masaya Kitao |
第 7 著者 所属(和/英) | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
第 8 著者 氏名(和/英) | 中瀬 泰伸 / Yasunobu Nakase |
第 8 著者 所属(和/英) | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
第 9 著者 氏名(和/英) | 松田 吉雄 / Yoshio Matsuda |
第 9 著者 所属(和/英) | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
第 10 著者 氏名(和/英) | 徳田 健 / Takeshi Tokuda |
第 10 著者 所属(和/英) | 三菱電機株式会社システムLSI開発研究所 System LSI Laboratory, Mitsubishi Electric Corporation |
発表年月日 | 1997/7/25 |
資料番号 | ICD97-89 |
巻番号(vol) | vol.97 |
号番号(no) | 198 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |