講演名 1997/7/24
高速書込みを実現する新多値メモリセル方式
竹内 健, 田中 智晴, 丹沢 徹,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) チップサイズの増加なしに書込み速度を高速化する新多値メモリセル方式を提案する. 新方式では4値メモリセルに記憶される2ビットを上位ページ, 下位ページに割り当てる. 上位ページと下位ページは独立に選択され, 異なる動作で書込まれる. 本方式では書込みパルスの数が減少し, 更にべリファイリード時間も短縮するため高速な書込みを実現できる. 本方式の4値メモリセルの書込み時間は236us/512byte (2.2Mbyte/sec)であり, 従来提案されている4値セルよりも2.3倍書込みを高速化できる.
抄録(英) A multi-page cell architecture is proposed, which enables the fastest programming without area penalty. The proposed four-level cell contains two "pages" which correspond to two X-addresses, X1 and X2 and the programming of X1 and that of X2 are performed at different operations. The program speed is 236us/512byte or 2.2Mbyte/sec, which is 2.3 times faster than a conventional scheme because both the number of program pulses and that of the verify read sequences are reduced.
キーワード(和) フラッシュメモリ / 多値メモリ / NAND型EEPROM / 高速書込み
キーワード(英) Flash memory / multilevel cell / NAND EEPROM / High speed programming
資料番号 ICD97-71
発行日

研究会情報
研究会 ICD
開催期間 1997/7/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 ENG
タイトル(和) 高速書込みを実現する新多値メモリセル方式
サブタイトル(和)
タイトル(英) A Multi-Page Cell Architecture for High-Speed Programming Multi-Level NAND Flash Memories
サブタイトル(和)
キーワード(1)(和/英) フラッシュメモリ / Flash memory
キーワード(2)(和/英) 多値メモリ / multilevel cell
キーワード(3)(和/英) NAND型EEPROM / NAND EEPROM
キーワード(4)(和/英) 高速書込み / High speed programming
第 1 著者 氏名(和/英) 竹内 健 / Ken Takeuchi
第 1 著者 所属(和/英) (株)東芝 マイクロエレクトロニクス技術研究所
Microelectronics Engineering Laboratory, Toshiba Corporation
第 2 著者 氏名(和/英) 田中 智晴 / Tomoharu Tanaka
第 2 著者 所属(和/英) (株)東芝 メモリ事業部
Memory Division, Toshiba Corporation
第 3 著者 氏名(和/英) 丹沢 徹 / Toru Tanzawa
第 3 著者 所属(和/英) (株)東芝 マイクロエレクトロニクス技術研究所
Microelectronics Engineering Laboratory, Toshiba Corporation
発表年月日 1997/7/24
資料番号 ICD97-71
巻番号(vol) vol.97
号番号(no) 197
ページ範囲 pp.-
ページ数 6
発行日