| 講演名 | 1997/5/23 Embedded DRAM技術 : DRAMはASICに溶け込む 安部 慶一郎, 橋本 征史, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 汎用DRAM製造技術を使わず、ASIC向けのCMOS製造技術で試作した、高速DRAMについて述べる。今回試作したDRAMは、従来型の3T1C型ではなく、汎用DRAMで採用されている、1T1C型で設計開発を行った。0.5umのASIC製造技術を使い製造行程を変えることなく、80%以上の歩留を示した。また、ユニークな高速メモリアーキテクチャの採用で、最大200MB/sの高速データ転送速度も得られる。最終的に、ASIC設計環境下で顧客が自由に使えるような、DRAMライブラリ化の可能性を確認した。 |
| 抄録(英) | An overview of an ASIC process technology logic based embedded DRAM test chip results are reported. This test chip employed 1T1C type cell. 0.5um ASIC process technology is applied. Initial silicon is over 80% yield without changing of process. And this chip has high speed data rate maximum 200MB/S. We confirmed that ASIC module feasibility. |
| キーワード(和) | Embedded DRAM / ASIC / センスアンプ |
| キーワード(英) | Embedded DRAM / ASIC / Sense Amplifier |
| 資料番号 | ICD97-25 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/5/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Embedded DRAM技術 : DRAMはASICに溶け込む |
| サブタイトル（和） | |
| タイトル（英） | Embedded DRAM Technology : DRAM merges to ASIC |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Embedded DRAM / Embedded DRAM |
| キーワード(2)（和/英） | ASIC / ASIC |
| キーワード(3)（和/英） | センスアンプ / Sense Amplifier |
| 第 1 著者 氏名（和/英） | 安部 慶一郎 / Keiichiroh Abe |
| 第 1 著者 所属（和/英） | 日本テキサスインスツルメンツ(株)美浦工場デザインセンター Texas Instruments Japan, Ltd. Miho plant Design Center |
| 第 2 著者 氏名（和/英） | 橋本 征史 / Masashi Hashimoto |
| 第 2 著者 所属（和/英） | 日本テキサスインスツルメンツ(株)美浦工場デザインセンター Texas Instruments Japan, Ltd. Miho plant Design Center |
| 発表年月日 | 1997/5/23 |
| 資料番号 | ICD97-25 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 57 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |