講演名 1997/5/22
低電力RISCプロセッサ向け2-portキャッシュメモリ
長田 健一, 樋口 久幸, 石橋 孝一郎, 橋本 直孝, 塩沢 健治,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 0.35μmCMOSプロセスを用いて,2.5V,285MHzの周波数で動作し,2nsのアクセス時間を持つ低電力RISCプロセッサ用2ポートキャッシュを開発した。これは,読み出し用及び書き込み用それぞれに専用のグローバルビット線を用い,高速化と2ポート化を図る階層化ビット線方式および,タイミングマージンを不要にして高速化を図る3段直列型のセンスアンプを提案したことにより実現した。
抄録(英) Two-port 16-KB (512x256b) cache is fabricated using 0.35 μm 4-metal CMOS technology. This cache operates at 285MHz and has 2-ns access time. This performance is achieved through a hierarchical bit line architecture which uses double global bit line pairs (WGB). A timing-free sense amplifier is also proposed to achieve the short access time.
キーワード(和) マイクロプロセッサ / RISC / キャッシュ / SRAM / 2ポート
キーワード(英) Microprocessor / RISC / Cache / SRAM / 2-port
資料番号 ICD97-22
発行日

研究会情報
研究会 ICD
開催期間 1997/5/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 低電力RISCプロセッサ向け2-portキャッシュメモリ
サブタイトル(和)
タイトル(英) Two-port Cache Macro for Low-Power RISC Processor
サブタイトル(和)
キーワード(1)(和/英) マイクロプロセッサ / Microprocessor
キーワード(2)(和/英) RISC / RISC
キーワード(3)(和/英) キャッシュ / Cache
キーワード(4)(和/英) SRAM / SRAM
キーワード(5)(和/英) 2ポート / 2-port
第 1 著者 氏名(和/英) 長田 健一 / Ken-Ich Osada
第 1 著者 所属(和/英) 日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 2 著者 氏名(和/英) 樋口 久幸 / Hisayuki Higuchi
第 2 著者 所属(和/英) 日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 3 著者 氏名(和/英) 石橋 孝一郎 / Koichiro Ishibashi
第 3 著者 所属(和/英) 日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 4 著者 氏名(和/英) 橋本 直孝 / Naotaka Hashimoto
第 4 著者 所属(和/英) 日立製作所半導体事業部
Semiconductor & Integrated Circuits Division, Hitachi Ltd.
第 5 著者 氏名(和/英) 塩沢 健治 / Kenji Shiozawa
第 5 著者 所属(和/英) 日立製作所半導体事業部
Semiconductor & Integrated Circuits Division, Hitachi Ltd.
発表年月日 1997/5/22
資料番号 ICD97-22
巻番号(vol) vol.97
号番号(no) 56
ページ範囲 pp.-
ページ数 6
発行日