| 講演名 | 1997/5/22 ACT型フラッシュメモリのセンス方式の検討 平野 恭章, 太田 佳似, 丹野 昭一, 山本 薫, 遠藤 末男, 中原 一則, 三本 敏雄, 清水 宏明, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 仮想接地型アレイ構成を用いたACT型フラッシュメモリにおいて、プログラム及びイレースのベリファイ時間短縮を実現するために、昇圧型センス方式と一括イレースベリファイ方式を提案した。昇圧型センス方式のセンス動作および一括イレースベリファイ動作は、シミュレーションを用いて確認した。昇圧型センス方式がディスチャージ時間を短縮し、高速センス技術の1つになり得ることが判った。一括イレースベリファイ方式においては、この方式が、ブロックイレース、チップイレース等で生じるベリファイ時問の増加を抑制でき、低消費電力化に寄与することを示した。 |
| 抄録(英) | The boost type sensing scheme and the new block erase verify method for the ACT type flash memory using a virtual ground array are proposed in order to decrease the erase and program verify time. The boost type sensing and the new block erase verify operation are confirmed by using circuit simulations. The simulation results have shown that the discharge time is decreased by this method in compared with the conventional sensing scheme. The erase verify time and power consumption are improved by using the new block erase verify method. |
| キーワード(和) | EEPROM / フラッシュメモリ / センスアンプ / 仮想接地 / 消去ベリファイ / 高速センス |
| キーワード(英) | EEPROM / Flash memory / Sense amplifier / Virtual ground / Erase verify / High speed access |
| 資料番号 | ICD97-21 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ACT型フラッシュメモリのセンス方式の検討 |
| サブタイトル（和） | |
| タイトル（英） | A sensing scheme for a ACT flash memory |
| サブタイトル（和） | |
| キーワード(1)（和/英） | EEPROM / EEPROM |
| キーワード(2)（和/英） | フラッシュメモリ / Flash memory |
| キーワード(3)（和/英） | センスアンプ / Sense amplifier |
| キーワード(4)（和/英） | 仮想接地 / Virtual ground |
| キーワード(5)（和/英） | 消去ベリファイ / Erase verify |
| キーワード(6)（和/英） | 高速センス / High speed access |
| 第 1 著者 氏名（和/英） | 平野 恭章 / Y. Hirano |
| 第 1 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 メモリ技術センター フラッシュ第1技術部 Flash Memory Engineering Dept. I, Tenri IC Development Group, SHARP Corporation |
| 第 2 著者 氏名（和/英） | 太田 佳似 / Y. Ohta |
| 第 2 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 メモリ技術センター フラッシュ第1技術部 Flash Memory Engineering Dept. I, Tenri IC Development Group, SHARP Corporation |
| 第 3 著者 氏名（和/英） | 丹野 昭一 / S. Tanno |
| 第 3 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 メモリ技術センター フラッシュ第1技術部 Flash Memory Engineering Dept. I, Tenri IC Development Group, SHARP Corporation |
| 第 4 著者 氏名（和/英） | 山本 薫 / K. Yamamoto |
| 第 4 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 メモリ技術センター フラッシュ第1技術部 Flash Memory Engineering Dept. I, Tenri IC Development Group, SHARP Corporation |
| 第 5 著者 氏名（和/英） | 遠藤 末男 / S. Endo |
| 第 5 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 メモリ技術センター フラッシュ第1技術部 Flash Memory Engineering Dept. I, Tenri IC Development Group, SHARP Corporation |
| 第 6 著者 氏名（和/英） | 中原 一則 / K. Nakahara |
| 第 6 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 メモリ技術センター フラッシュ第1技術部 Flash Memory Engineering Dept. I, Tenri IC Development Group, SHARP Corporation |
| 第 7 著者 氏名（和/英） | 三本 敏雄 / T. Mimoto |
| 第 7 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 メモリ技術センター フラッシュ第1技術部 Flash Memory Engineering Dept. I, Tenri IC Development Group, SHARP Corporation |
| 第 8 著者 氏名（和/英） | 清水 宏明 / H. Shimizu |
| 第 8 著者 所属（和/英） | シャープ株式会社 IC天理開発本部 超LSI開発研究所 VLSI Research Laboratory, Tenri IC Development Group, SHARP Corporation |
| 発表年月日 | 1997/5/22 |
| 資料番号 | ICD97-21 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 56 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |