講演名 1997/5/22
ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
下邨 研一, 島野 裕樹, 坂下 徳美, 奥田 文宏, 大芦 敏行, 山口 泰男, 有本 和民, 小守 伸史, 久間 和生,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) SOIトランジスタの動作モード遷移を利用して1Vで46nsのRASアクセス時間を実現した16Mbit SOI-DRAMの設計技術を報告する.SOIデバイスは,本来低電圧・低消資電力向きの特性を備えている.さらに今回開発したデバイスでは,デバイス構造を最適化することによって,ダイナミックなボディ電位制御によりトランジスタの動作モードを完全空乏と部分空乏の間で切り替えることを可能とした.この動作モード遷移を,周辺ロジック回路だけでなくセンスアンプなどのアナログ回路系にも適用することにより,46nsの高速アクセス時間を達成することができた.1Vという低電圧で,現在広く用いられているDRAMと同等のアクセス時間を保ち,低電圧・低消費電力特性を高めたことにより,次世代の携帯情報機器などの応用分野への適用を可能とした.
抄録(英) This paper describes key design techniques in a 16Mbit SOI-DRAM which has achieved 46ns RAS access time at 1V power supply by utilizing transistor operation mode transition. SOI devices are inherently equipped with features suitable for low voltage and low power operation. In addition to these merits, we have optimized its device structure so that it is enabled to switch operation mode between fully-depleted and partially-depleted. By applying this operation-mode-transition not only to the peripheral logic but to the analog portion including sense amplifiers, a fast access time of 46ns has been achieved. By keeping the access time comparable to the current standard DRAM even at 1V power supply, we are expecting that the DRAM market will extend to portable information systems.
キーワード(和) DRAM / SOI / ボディ電位制御 / 完全空乏 / 部分空乏
キーワード(英) DRAM / SOI / Body Bias Control / Fully-Depleted / Partially-Depleted
資料番号 ICD97-20
発行日

研究会情報
研究会 ICD
開催期間 1997/5/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) ボディ制御技術を採用した1V 46ns 16Mbit SOI-DRAMの設計技術
サブタイトル(和)
タイトル(英) A 1V 46ns 16Mbit SOI-DRAM with Body Control Technique
サブタイトル(和)
キーワード(1)(和/英) DRAM / DRAM
キーワード(2)(和/英) SOI / SOI
キーワード(3)(和/英) ボディ電位制御 / Body Bias Control
キーワード(4)(和/英) 完全空乏 / Fully-Depleted
キーワード(5)(和/英) 部分空乏 / Partially-Depleted
第 1 著者 氏名(和/英) 下邨 研一 / Ken'ichi Shimomura
第 1 著者 所属(和/英) 三菱電機(株)先端技術総合研究所
Advanced Technology R&D Center Mitsubishi Electric Corporation
第 2 著者 氏名(和/英) 島野 裕樹 / Hiroki Shimano
第 2 著者 所属(和/英) 三菱電機(株)先端技術総合研究所
Advanced Technology R&D Center Mitsubishi Electric Corporation
第 3 著者 氏名(和/英) 坂下 徳美 / Narumi Sakashita
第 3 著者 所属(和/英) 三菱電機(株)先端技術総合研究所
Advanced Technology R&D Center Mitsubishi Electric Corporation
第 4 著者 氏名(和/英) 奥田 文宏 / Fumihiro Okuda
第 4 著者 所属(和/英) (株)エルテック
LTEC Corporation
第 5 著者 氏名(和/英) 大芦 敏行 / Toshiyuki Oashi
第 5 著者 所属(和/英) 三菱電機(株)ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 6 著者 氏名(和/英) 山口 泰男 / Yasuo Yamaguchi
第 6 著者 所属(和/英) 三菱電機(株)ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 7 著者 氏名(和/英) 有本 和民 / Kazutami Arimoto
第 7 著者 所属(和/英) 三菱電機(株)ULSI開発研究所
ULSI Laboratory Mitsubishi Electric Corporation
第 8 著者 氏名(和/英) 小守 伸史 / Shinji Komori
第 8 著者 所属(和/英) 三菱電機(株)先端技術総合研究所
Advanced Technology R&D Center Mitsubishi Electric Corporation
第 9 著者 氏名(和/英) 久間 和生 / Kazuo Kyuma
第 9 著者 所属(和/英) 三菱電機(株)先端技術総合研究所
Advanced Technology R&D Center Mitsubishi Electric Corporation
発表年月日 1997/5/22
資料番号 ICD97-20
巻番号(vol) vol.97
号番号(no) 56
ページ範囲 pp.-
ページ数 6
発行日